06/03/02





MAY 1 5 200

RADEM

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

PLICATION OF:

OGAWA

COPY OF PAPERS ORIGINALLY FILED

SERIAL NUMBER:

10/092,105

FILED:

March 6, 2002

FOR:

OPTICAL RECORDING MEDIUM AS WELL AS METHOD...

DOCKET:

NEC PNDF-01247

Assistant Commissioner of Patents and Trademarks Washington, D.C. 20231

SUBMISSION OF CERTIFIED COPY OF PRIORITY DOCUMENT

Dear Sir:

Applicant hereby submits a certified copy of Japanese patent application serial no. 2001-059807, filed March 5, 2001, under which priority was claimed under 35 USC 119.

In the event there are any fee deficiencies or additional fees payable, please charge them (or credit any overpayment) to our deposit account number 08-1391.

Respectfully submitted,

Norman P. Soloway

Attorney for Applicant

Reg. No. 24,315

CERTIFICATE OF MAILING

I hereby certify that this correspondence is being deposited with the United States Postal Service as First Class Mail in an envelope addressed to: Assistant Commissioner of Patents, Washington, D.C. 20231 on _______, at Tucson, Arizona.

HAYES SOLOWAY P.C. 130 W. CUSHING ST. TUCSON, AZ 85701

TEL. 520.882.7623 FAX. 520.882.7643





日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 3月 5日

出 願 番 号

Application Number:

人

特願2001-059807


出 願 Applicant(s):

日本電気株式会社

2001年12月21日

特許庁長官 Commissioner, Japan Patent Office





特2001-059807

【書類名】

特許願

【整理番号】

75410092

【提出日】

平成13年 3月 5日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 13/09

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

小高 重成

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100099830

【弁理士】

【氏名又は名称】

西村 征生

【電話番号】

048-825-8201

【手数料の表示】

【予納台帳番号】

038106

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9407736

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 巡回冗長検査演算方法及び巡回冗長検査演算回路

【特許請求の範囲】

【請求項1】 伝送すべきデータについて複数個の生成多項式により誤り検 出のための演算を行い、前記データに各演算結果を付加して伝送する通信システ ムに用いられる巡回冗長検査演算方法であって、

前記データの所定ビット数ごとに第1の生成多項式により演算を行う第1の演 算処理と、

前記データの所定ビット数ごとに前記第1の生成多項式と同一の又は異なる少なくとも1個の第2の生成多項式により演算を行う第2の演算処理と、

前記データの所定ビット数と、前記第1及び第2の演算処理の一方又は両方の途中で得られる少なくとも1個の演算結果とについて前記少なくとも1個の第2の生成多項式により演算を行う第3の演算処理とを有することを特徴とする巡回冗長検査演算方法。

【請求項2】 前記第3の演算処理では、前記データの所定ビット数を下位 ビットとし、前記少なくとも1個の演算結果を上位ビットとして前記演算を行う ことを特徴とする請求項1記載の巡回冗長検査演算方法。

【請求項3】 伝送すべきデータについて複数個の生成多項式により誤り検 出のための演算を行い、前記データに各演算結果を付加して伝送する通信システ ムに用いられる巡回冗長検査演算方法であって、

前記データの32ビットごとに32次の生成多項式により演算を行う第1の演_、 算処理と、

前記データの32ビットごとに16次の生成多項式により演算を行う第2の演算処理と、

前記データの32ビットと、前記第1の演算処理の途中で得られる32ビットの演算結果とについて前記16次の生成多項式により演算を行う第3の演算処理とを有することを特徴とする巡回冗長検査演算方法。

【請求項4】 前記第3の演算処理では、前記データの32ビットを下位ビットとし、前記32ビットの演算結果を上位ビットとする64ビットごとに前記

演算を行うことを特徴とする請求項3記載の巡回冗長検査演算方法。

【請求項5】 伝送すべきデータについて複数個の生成多項式により誤り検 出のための演算を行い、前記データに各演算結果を付加して伝送する通信システ ムに用いられる巡回冗長検査演算方法であって、

前記データの32ビットごとに16次の生成多項式により演算を行う第1の演算処理と、

前記データの32ビットごとに前記16次の生成多項式により演算を行う第2 の演算処理と、

前記データの32ビットと、前記第1の演算処理の途中で得られる16ビットの第1の演算結果とについて前記16次の生成多項式により演算を行う第3の演算処理と、

前記データの32ビットごとに前記16次の生成多項式により演算を行う第4 の演算処理と、

前記データの32ビットと、前記第1の演算結果と、前記第2の演算処理の途中で得られる16ビットの第2の演算結果とについて前記16次の生成多項式により演算を行う第5の演算処理と

を有することを特徴とする巡回冗長検査演算方法。

【請求項6】 前記第3の演算処理では、前記データの32ビットを下位ビットとし、前記第1の演算結果を上位ビットとする48ビットごとに前記演算を行い、前記第5の演算処理では、前記データの32ビットを下位ビットとし、前記第1の演算結果を中位ビットとし、前記第2の演算結果を上位ビットとする64ビットごとに前記演算を行うことを特徴とする請求項5記載の巡回冗長検査演算方法。

【請求項7】 伝送すべきデータについて複数個の生成多項式により誤り検 出のための演算を行い、前記データに各演算結果を付加して伝送する通信システ ムに用いられる巡回冗長検査演算回路であって、

前記データの所定ビット数ごとに第1の生成多項式により演算を行う第1の演算部と、

前記データの所定ビット数ごとに前記第1の生成多項式と同一の又は異なる少

なくとも1個の第2の生成多項式により演算を行う第2の演算部と、

前記データの所定ビット数と、前記第1及び第2の演算処理の一方又は両方の途中で得られる少なくとも1個の演算結果とについて前記少なくとも1個の第2の生成多項式により演算を行う第3の演算部とを有することを特徴とする巡回冗長検査演算回路。

【請求項8】 前記データの所定ビット数を下位ビットとし、前記少なくとも1個の演算結果を上位ビットとして結合して前記第3の演算部に供給するデータ結合部を有することを特徴とする請求項7記載の巡回冗長検査演算回路。

【請求項9】 伝送すべきデータについて複数個の生成多項式により誤り検 出のための演算を行い、前記データに各演算結果を付加して伝送する通信システ ムに用いられる巡回冗長検査演算回路であって、

前記データの32ビットごとに32次の生成多項式により演算を行う第1の演 算部と、

前記データの32ビットごとに16次の生成多項式により演算を行う第2の演算部と、

前記データの32ビットと、前記第1の演算部において演算途中で得られる3 2ビットの演算結果とについて前記16次の生成多項式により演算を行う第3の 演算部とを有することを特徴とする巡回冗長検査演算回路。

【請求項10】 前記データの32ビットを下位ビットとし、前記32ビットの演算結果を上位ビットとして結合して前記第3の演算部に供給するデータ結合部を有することを特徴とする請求項9記載の巡回冗長検査演算回路。

【請求項11】 伝送すべきデータについて複数個の生成多項式により誤り 検出のための演算を行い、前記データに各演算結果を付加して伝送する通信シス テムに用いられる巡回冗長検査演算回路であって、

前記データの32ビットごとに16次の生成多項式により演算を行う第1の演 算部と、

前記データの32ビットごとに前記16次の生成多項式により演算を行う第2 の演算部と、

前記データの32ビットと、前記第1の演算部において演算途中で得られる1

6ビットの第1の演算結果とについて前記16次の生成多項式により演算を行う 第3の演算部と、

前記データの32ビットごとに前記16次の生成多項式により演算を行う第4 の演算部と、

前記データの32ビットと、前記第1の演算結果と、前記第2の演算部において演算途中で得られる16ビットの第2の演算結果とについて前記16次の生成 多項式により演算を行う第5の演算部と

を有することを特徴とする巡回冗長検査演算回路。

【請求項12】 前記データの32ビットを下位ビットとし、前記第1の演算結果を上位ビットとして結合して前記第3の演算部に供給する第1のデータ結 合部と、前記データの32ビットを下位ビットとし、前記第1の演算結果を中位 ビットとし、前記第2の演算結果を上位ビットとして結合して前記第5の演算部 に供給する第2のデータ結合部とを有することを特徴とする請求項11記載の巡回冗長検査演算回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、巡回冗長検査(CRC:Cyclic Redundancy Check) 演算方法及 び巡回冗長検査演算回路に関し、特に、異なる通信プロトコルを介してデータ通 信を行う場合に用いて好適な巡回冗長検査演算方法及び巡回冗長検査演算回路に 関する。

[0002]

【従来の技術】

図15は、従来のデータ通信システムの構成例を示すブロック図である。この例のデータ通信システムは、パーソナルコンピュータ等の情報処理装置1と、ハードディスク3を備えたサーバ2とがイントラネットやインターネット等のネットワーク4を介して接続されて構成されている。そして、情報処理装置1とサーバ2との間で行われるデータ通信の通信プロトコルとしては、一般に、TCP/IP(Transmission Control Protocol/Internet Protocol)(以下、一般プロ

トコルと呼ぶ)が用いられている。一方、サーバ2とハードディスク3との間で行われるデータ通信の通信プロトコルとしては、最近では、次世代のサーバ向けインターフェイスであり、データ伝送速度が500Mバイト/秒以上であるInfiniBand(商標名)等の高速な通信プロトコル(以下、高速プロトコルと呼ぶ)が用いられている。

[0003]

次に、上記構成のデータ通信システムにおいて、情報処理装置 1 からネットワ ーク4を介してサーバ2へアクセスし、ハードディスク3に記憶されているデー タを読み出す場合の動作について説明する。まず、サーバ2は、情報処理装置1 からアクセスされ、ハードディスク3に記憶されているあるデータの読み出しが 要求されると、ハードディスク3の記憶領域をサーチし、要求されたデータを探 し出す。これにより、ハードディスク3は、要求されたデータを読み出し、ケー ブル5を介してサーバ2へ伝送する。この際、データは、図16に示すデータ・ フォーマットに従って構成された通信データに組み込まれ、上記高速プロトコル でハードディスク3からサーバ2へ4バイト(32ビット)ずつ伝送されるもの とする。通信データは、図16に示すように、ヘッダと、データと、演算結果C RC32と、演算結果CRC16とから構成されている。ここで、演算結果CR C32とは、伝送されるデータを32ビットずつのビット列に分割し、データ通 信における誤り検出方式の1つである巡回冗長検査(CRC:Cyclic Redundanc y Check) 方式により、式(1)に示す32次の生成多項式を用いて誤り検出の 。 ための演算を行った結果をいう。同様に、演算結果CRC16とは、伝送される データを16ビットずつのビット列に分割し、CRC方式により、式(2)に示 す16次の生成多項式を用いて誤り検出のための演算を行った結果をいう。以下 では、式(1)に示す32次の生成多項式を用いて誤り検出のために行う演算を CRC32演算と呼び、式(2)に示す16次の生成多項式を用いて誤り検出の ために行う演算をCRC16演算と呼ぶ。

【数1】

$$G(X) = X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{8} + X^{7} + X^{5} + X^{4} + X^{2} + X^{1} + 1 \cdot \cdot$$

· (1)

【数2】

$$G(X) = X^{16} + X^{12} + X^{3} + X^{1} + 1 \cdot \cdot \cdot (2)$$

$$[0004]$$

この通信データは、図17に示すように、ヘッダ及びデータがn個(nは自然数)の1バイトずつのデータブロック DB_0 ~ DB_n に分割され、演算結果CR C32が4個の1バイトずつの演算結果ブロック $CRC32_0$ ~ $CRC32_3$ に分割され、演算結果CRC16が2個の1バイトずつの演算結果ブロック $CRC16_0$ 及び $CRC16_1$ に分割される。CRC32演算は、ヘッダ及びデータについて行われる。一方、CRC16演算は、ヘッダ、データ及び演算結果CRC32について行われる。すなわち、CRC16演算においては、演算結果CRC32もヘッダやデータと同様に見なされるのである。

[0005]

次に、サーバ2は、ハードディスク3から通信データが伝送されると、通信データから上記高速プロトコル専用のヘッダ及び演算結果CRC16を削除したものを新たに通信データとして、ネットワーク4を介して情報処理装置1へ伝送する。

上記したように、この例の通信システムにおいては、ハードディスク3からサーバ2へ通信データを伝送する際にCRC32演算を行って通信データに演算結果ブロック $CRC32_0$ ~ $CRC32_3$ を付加している。これにより、サーバ2から情報処理装置1へ通信データを伝送する際には、CRC演算を行う必要がなく、短時間で通信データの伝送を行うことができる。

[0006]

次に、上記したハードディスク3からサーバ2へ通信データを伝送する際に、 CRC演算を行う従来のCRC演算回路の構成及び動作について説明する。図1 8は、従来のCRC演算回路の構成を示すブロック図である。この例のCRC演 算回路は、データ入力部11と、ラッチ12~16と、セレクタ17及び18と 、演算部19及び20と、データ出力部21とから構成されている。

データ入力部11は、ハードディスク3の所定の記憶領域から読み出される3

2ビットずつの入力データ D_0 に対して波形整形などを施し、出力データ D_1 として後段の回路要素に入力するためのインターフェイスである。ラッチ12及び13は、各々32ビットのフリップフロップからなり、データ処理のタイミングを調整するために設けられている。ラッチ12は、データ入力部11の出力データ D_1 を外部から供給されるクロック1個分だけ保持(ラッチ)し、出力データ D_2 として出力する。ラッチ13は、ラッチ12の出力データ D_2 をクロック1個分だけラッチし、出力データ D_4 として出力する。ラッチ14は、32ビットのフリップフロップからなり、演算部20へのデータ入力のタイミングを調整するために、データ入力部11の出力データ D_1 をクロック1個分だけラッチし、出力データ D_2 として出力する。

セレクタ17は、ラッチ14から出力される32ビットの出力データ D_2 か、あるいはラッチ15から出力される32ビットの出力データ D_5 のいずれか一方を選択し、出力データ D_3 として出力する。

[0007]

演算部 19 は、データ入力部 11 の出力データ D_1 についてラッチ 15 の出力データ D_5 を用いて C R C 32 演算を行う。演算部 20 は、セレクタ 17 の出力データ D_3 についてラッチ 16 の出力データ D_6 を用いて C R C 16 演算を行う。ラッチ 15 は、32 ビットのフリップフロップからなり、演算部 19 から出力される 32 ビットの演算結果をクロック 1 個分だけラッチ 15 、出力データ 15 として出力する。ラッチ 16 は、16 ビットのフリップフロップからなり、演算部 15 20 から出力される 16 ビットの演算結果をクロック 15 1 個分だけラッチ 15 、出力データ 15 0 の出力データ 15 2 ビットの出力データ 15 3 から出力される 15 2 ビットの出力データ 15 3 に対して波形整形などを施し、出力データ 15 3 に対して後段の回路要素へ供給するためのインターフェイスである。

[0008]

次に、演算部19及び20の詳細な構成について説明する。

【数3】

$$P(X) = d_{3,1}X^{3,1} + d_{3,0}X^{3,0} + \dots + d_{1}X + d_{0} \cdot \cdot \cdot (3)$$

式(3)において、「+」は、剰余2 (Modulo 2)の加算を表す。「+」の意味については、上記した式(1)及び(2)並びに以下に示す式においても同様である。また、剰余2とは、2進数値0と1とで巡回して桁上げ及び桁下げがない演算をいい、式(4)~式(11)に示すように定義される。

$$0+0=0\cdot\cdot\cdot(4)$$

$$0+1=1\cdot\cdot\cdot(5)$$

$$1 + 0 = 1 \cdot \cdot \cdot (6)$$

$$1+1=0\cdot\cdot\cdot(7)$$

$$0 - 0 = 0 \cdot \cdot \cdot (8)$$

$$0-1=1\cdot\cdot\cdot(9)$$

$$1 - 0 = 1 \cdot \cdot \cdot (10)$$

$$1 - 1 = 0 \cdot \cdot \cdot \cdot (1 \ 1)$$

すなわち、剰余2の演算は、論理回路における排他的論理和演算と同じ結果と なる。

[0009]

そして、この入力データP(X)に式(1)に示す32次の生成多項式G(X)の最高次の項X32を乗算した結果を式(12)に示すQ(X)とする。次に、Q(X)を生成多項式G(X)で除算し、その剰余を式(13)に示すR(X)とする。式(13)において、 c_{31} , c_{30} , …, c_{1} , c_{0} は0又は1である。

【数4】

Q (X) =
$$d_{31}X^{63} + d_{30}X^{62} + \dots + d_{1}X^{33} + d_{0}X^{32} + \dots$$
 (12)

【数5】

R(X)= c_{31} X³¹+ c_{30} X³⁰+…+ c_{1} X+ c_{0} ···(13) この剰余R(X)を構成する c_{31} , c_{30} , …, c_{1} , c_{0} が演算結果CR C32のサイクリック・チェック・ビットであり、CRC符号と呼ばれる。さらに、次に入力される入力データP'(X)に今回得られたCRC符号を乗算して新たなQ(X)とする。この新たなQ(X)を生成多項式G(X)で除算すると、新たなCRC符号が得られる。以上説明した処理をすべての入力データP(X)に繰り返し(巡回)行うと、演算結果CRC32が得られる。

以上説明したように、CRC3 2 演算においては、Q(X)を生成多項式G(X)で除算する必要がある。しかし、この除算をハードウェアにより単純に実現しようとすると、高速な処理ができないことや回路規模が大きくなることなどから、一般には、図19に示す演算部19により実現する。演算部19は、イクスクルーシブオアゲート(EOR)23 $_1$ ~23 $_1$ 42、ディレイ・フリップフロップ(FF)24 $_1$ ~24 $_3$ 2とから構成されている。なお、この構成については、公知であるので、その説明を省略する。図19に示す演算部19に32ビットの入力データP(X)と同じ32ビット分のデータをシフトするためのクロックを供給した場合の各FF24 $_3$ 2~24 $_1$ の出力データC31~C00がCRC32演算の剰余c3 $_1$,c3 $_0$,…,c $_1$,c0を表している。ここで、図20及び図21に出力データC31~C00の演算式を示す。図20及び図21において、R31~R00はFF24 $_3$ 2~FF24 $_1$ の初期値であり、D31~、D00は上記した入力データP(X)を構成するビット列d $_3$ 1,d $_3$ 0,…,d $_1$ 1,d $_0$ 1に対応しており、「・」は排他的論理和演算を意味している。

[0010]

次に、図22は、演算部20の構成を示すブロック図である。この例の演算部20は、 $EOR26_1\sim26_4$ と、 $FF27_1\sim27_{16}$ とから構成されている。なお、この構成については、公知であるので、その説明を省略する。この例の演算部20は、CRC16演算と同様の演算結果CRC16を生成する。なお、CRC16演算の詳細については、生成多項式が異なる点を除けば上記したCRC16演算と略同様であるので、その説明を省略する。

図23に示す演算部20に32ビットの入力データP(X)と同じ32ビット分のデータをシフトするためにクロックを供給した場合の各FF27 $_{16}$ ~27 $_{10}$ 0出力データC15~C00がCRC16演算の剰余を表している。ここで、図23に出力データC15~C00の演算式を示す。図23において、R15~R00はFF27 $_{16}$ ~FF27 $_{10}$ の初期値であり、D31~D00は上記した入力データP(X)を構成するビット列d $_{31}$,d $_{30}$, …, d $_{11}$, d $_{00}$ に対応しており、「・」は排他的論理和演算を意味している。

[0011]

次に、上記構成のCRC演算回路の動作について、図24に示すタイミング・チャートを参照して説明する。まず、説明を簡単にするために、入力データD $_0$ は、図24に示すように、バイトデータBD $_0$ ~BD $_3$ からなるものとする。バイトデータBD $_0$ は各1 バイトのデータブロックDB $_0$ ~DB $_3$ からなり、バイトデータBD $_1$ は各1 バイトのデータブロックDB $_4$ ~DB $_7$ からなる。また、バイトデータBD $_2$ は各1 バイトのデータブロックDB $_8$ ~DB $_{11}$ からなり、バイトデータBD $_3$ は各1 バイトのデータブロックDB $_1$ 2 及びDB $_1$ 3 からなる。

まず、入力データ D_0 が、図24(1)に示すように、第1の周期#1から図示せぬクロックに同期して外部から順次CRC演算回路に供給されると、データ入力部11は、入力データ D_0 に対して波形整形など施し、出力データ D_1 としてラッチ12及び14並びに演算部19へ順次供給する。ラッチ12及び14は、、データ入力部11の出力データ D_1 を外部から供給されるクロック1個分だけラッチし、図24(3)に示すように、第2の周期#2から出力データ D_2 として順次出力する。

[0012]

一方、演算部 19 は、第 10 の周期 # 1 において、データ入力部 11 の出力データ 10 の 10 の場合、バイトデータ 10 の 10 について、ラッチ 15 の出力データ 10 の場合、ラッチ 15 の初期値を用いて 10 の 10 を生成する。なお、ラッチ 15 には、初期値として、「10 」が予め設定されている。これにより、ラッチ 15 は、演算部 19 から出力される演算結果 10 の 10 になっている。これにより、ラッチ 15 は、演算部 19 から出力される演算結果 10 の 10 になっている。これにより、ラッチ 15 には、演算部 15 から出力される演算結果 10 になっている。これにより、ラッチ 15 になっている。これにより、ラッチ 15 になっている。これにより、ラッチ 15 になっている。これにより、ラッチ 15 になっている。これにより、ラッチ 15 になっている。

[0013]

同様に、演算部 19 は、第 3 の周期 # 3 において、データ入力部 11 の出力データ D 1、今の場合、バイトデータ B D 2 について、ラッチ 15 の出力データ D 5、今の場合、演算結果 CR_{01} を用いて CRC32 演算を行い、演算結果 CR_{02} を生成する。これにより、ラッチ 15 は、演算結果 CR_{02} をクロック 1 個分だけラッチ 15 、 図 15 として出力する。次に、演算部 15 は、第 15 の周期 # 15 に出力データ 15 として出力する。次に、演算部 15 は、第 15 の周期 # 15 に出力データ 15 の場合、バイトデータ B D 15 について、ラッチ 15 の出力データ 15 の の場合、演算結果 15 の 15 を生成する。これにより、ラッチ 15 は、演算結果 15 の 15 を生成する。これにより、ラッチ 15 は、演算結果 15 の 15 を生成する。これにより、ラッチ 15 は、演算結果 15 の 15 を 15 の 15 の 15 を 15 の 15 を 15 の 15 の 15 を 15 の 15 の 15 に出力データ 15 として出力する。この演算結果 15 の 15 の 15 に出力データ 15 として出力する。この演算結果 15 の 15 の 15 の 15 の 15 の 15 に出力データ 15 として出力する。この演算結果 15 の 15 の

[0014]

これにより、セレクタ17は、図24(4)に示すように、第2~第4の周期 # 2~# 4 においては、ラッチ14から出力される32ビットの出力データD2 、今の場合、バイトデータBD $_0$ ~BD $_2$ を選択して出力データD $_3$ として出力 する。また、セレクタ17は、図24(4)に示すように、第5の周期 # 5 においては、バイトデータBD $_3$ を構成するデータブロックDB $_1$ 2 及びDB $_1$ 3 と、演算結果CRC32を構成する演算結果ブロックCRC32 $_0$ 及びCRC32 $_1$ とから新たなバイトデータBD $_3$ を生成して出力データD $_3$ として出力する

。さらに、セレクタ17は、図24(4)に示すように、第6の周期#6においては、演算結果CRC32を構成する演算結果ブロックCRC322及びCRC323を新たなバイトデータ BD_4 とし、出力データ D_3 として出力する。

[0015]

[0016]

同様に、演算部 2 0 は、第 4 の周期 # 4 において、セレクタ 1 7 の出力データ D_3 、今の場合、バイトデータ BD_2 について、ラッチ 1 6 の出力データ D_6 、 今の場合、演算結果 CR_{11} を用いて CRC 1 6 演算を行い、演算結果 CR_{12} を生成する。これにより、ラッチ 1 6 は、演算結果 CR_{12} をクロック 1 個分だけラッチ D_6 として出力する。次に、演算部 2 0 は、第 5 の周期 # 5 に出力データ D_6 として出力する。次に、演算部 2 0 は、第 5 の周期 # 5 において、セレクタ 1 7 の出力データ D_3 、今の場合、バイトデータ D_3 、すなわち、データブロック D_3 を D_4 の D_4 が D_5 が D_4 が D_5 が D_5

周期#6において、セレクタ17の出力データ D_3 、今の場合、バイトデータ B_3 、すなわち、演算結果ブロック $CRC32_2$ 及び $CRC32_3$ について、ラッチ16の出力データ D_6 、今の場合、演算結果 CR_{13} を用いてCRC16演算を行い、演算結果 CR_{14} を生成する。これにより、ラッチ16は、演算結果 CR_{14} をクロック1個分だけラッチし、図24(5)に示すように、第7の周期#7に出力データ D_6 として出力する。この演算結果 CR_{14} が演算結果 CR_{14} が演算結果 CR_{14} である。この演算結果 CR_{14} が演算結果 CR_{14} のである。この演算結果 CR_{15} のである。この演算結果 CR_{16} の表びCRC160。から構成されている。

[0017]

[0018]

【発明が解決しようとする課題】

ところで、データ通信においては、データを正確に相手方に伝送するためには、データ伝送の最初から最後まで(パケット通信においては1パケット間)、データを連続して伝送しなければならない。このため、上記した従来のCRC演算回路においては、図24に示すように、伝送すべきデータとCRC演算結果とが途切れなく伝送されるように、伝送されるべきデータの最後にCRC演算結果を付加している。

また、上記した従来のCRC演算回路においては、CRC16演算をする際にはCRC32演算の演算結果CRC32を用いているため、データ入力部11の出力データ D_1 の最後に演算結果CRC32を付加して演算部20に供給する必要がある。

[0019]

ところが、図24(1)に示すように、32ビットずつ供給されるデータ入力 部11の出力データ \mathbf{D}_1 の最後が2バイトのバイトデータ \mathbf{BD}_3 である場合には、以下に示す不都合が発生する。

さらに、CRC演算を行うためには、少なくともクロック1個分の時間は必要であり、そのために、演算部19及び20の各後段にはラッチ15及び16が設けられている。

したがって、データ入力部11に入力データ D_0 が入力されてからデータ出力部21から出力データ D_8 が出力されるまでにクロック2個分の遅延が生じてしまう。そこで、上記した従来のCRC演算回路においては、データ入力部11とセレクタ18との間に、ラッチ14に対応してラッチ12を、ラッチ15及び16に対応してラッチ13を設けているのである。

これにより、上記した従来のCRC演算回路は、近年のCPU(中央処理装置)の動作速度の高速化に伴うデータ通信における信号処理の高速化への要求に十分に応えることができないという問題があった。

以上説明した不都合は、CRC演算を複数回行ってデータ伝送を行うデータ通信において同様に発生するものである。そして、データ伝送速度を高速化したり、バス幅を広げたりすることだけでは上記データ通信における信号処理の高速化への要求には十分に対応できず、信号処理回路内部における処理速度の高速化が必要不可欠である。

[0020]

この発明は、上述の事情に鑑みてなされたもので、高速に行うことができる巡回冗長検査演算方法及び巡回冗長検査演算回路を提供することを目的としている

[0021]

【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法に係り、上記データの所定ビット数ごとに第1の生成多項式により演算を行う第1の演算処理と、上記データの所定ビット数ごとに上記第1の生成多項式と同一の又は異なる少なくとも1個の第2の生成多項式により演算を行う第2の演算処理と、上記データの所定ビット数と、上記第1及び第2の演算処理の一方又は両方の途中で得られる少なくとも1個の演算結果とについて上記少なくとも1個の第2の生成多項式により演算を行う第3の演算処理とを有することを特徴としている。

[0022]

また、請求項2記載の発明は、請求項1記載の巡回冗長検査演算方法において、上記第3の演算処理では、上記データの所定ビット数を下位ビットとし、上記少なくとも1個の演算結果を上位ビットとして上記演算を行うことを特徴としている。

[0023]

また、請求項3記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法に係り、上記データの32ビットごとに32次の生成多項式により演算を行う第1の演算処理と、上記データの32ビットごとに16次の生成多項式により演算を行う第2の演算処理と、上記データの32ビットと、上記第1の演算処理の途中で得られる32ビットの演算結果とについて上記16次の生成多項式により演算を行う第3の演算処理とを有することを特徴としている。

[0024]

また、請求項4記載の発明は、請求項3記載の巡回冗長検査演算方法に係り、 上記第3の演算処理では、上記データの32ビットを下位ビットとし、上記32 ビットの演算結果を上位ビットとする64ビットごとに上記演算を行うことを特 徴としている。

[0025]

また、請求項5記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算方法に係り、上記データの32ビットごとに16次の生成多項式により演算を行う第1の演算処理と、上記データの32ビットごとに上記16次の生成多項式により演算を行う第2の演算処理と、上記データの32ビットと、上記第1の演算処理の途中で得られる16ビットの第1の演算結果とについて上記16次の生成多項式により演算を行う第3の演算処理と、上記データの32ビットごとに上記16次の生成多項式により演算を行う第4の演算処理と、上記データの32ビットと、上記第1の演算結果と、上記第2の演算処理の途中で得られる16ビットの第2の演算結果とについて上記16次の生成多項式により演算を行う第5の演算処理とを有することを特徴としている。

[0026]

また、請求項6記載の発明は、請求項5記載の巡回冗長検査演算方法に係り、 上記第3の演算処理では、上記データの32ビットを下位ビットとし、上記第1 の演算結果を上位ビットとする48ビットごとに上記演算を行い、上記第5の演算処理では、上記データの32ビットを下位ビットとし、上記第1の演算結果を中位ビットとし、上記第2の演算結果を上位ビットとする64ビットごとに上記演算を行うことを特徴としている。

[0027]

また、請求項7記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路に係り、上記データの所定ビット数ごとに第1の生成多項式により演算を行う第1の演算部と、上記データの所定ビット数ごとに上記第1の生成多項式と同一の又は異なる少なくとも1個の第2の生成多項式により演算を行う第2の演算部と、上記データの所定ビット数と、上記第1及び第2の演算処理の一方又は両方の途中で得られる少なくとも1個の演算結果とについて上記少なくとも1個の第2の生成多項式により演算を行う第3の演算部とを有することを特徴としている。

[0028]

また、請求項8記載の発明は、請求項7記載の巡回冗長検査演算回路上記データの所定ビット数を下位ビットとし、上記少なくとも1個の演算結果を上位ビットとして結合して上記第3の演算部に供給するデータ結合部を有することを特徴としている。

[0029]

また、請求項9記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路に係り、上記データの32ビットごとに32次の生成多項式により演算を行う第1の演算部と、上記データの32ビットごとに16次の生成多項式により演算を行う第2の演算部と、上記データの32ビットと、上記第1の演算部において演算途中で得られる32ビットの演算結果とについて上記16次の生成多項式により演算を行う第3の演算部とを有することを特徴としている。

[0030]

また、請求項10記載の発明は、請求項9記載の巡回冗長検査演算回路に係り、上記データの32ビットを下位ビットとし、上記32ビットの演算結果を上位ビットとして結合して上記第3の演算部に供給するデータ結合部を有することを特徴としている。

[0031]

また、請求項11記載の発明は、伝送すべきデータについて複数個の生成多項式により誤り検出のための演算を行い、上記データに各演算結果を付加して伝送する通信システムに用いられる巡回冗長検査演算回路に係り、上記データの32ビットごとに16次の生成多項式により演算を行う第1の演算部と、上記データの32ビットごとに上記16次の生成多項式により演算を行う第2の演算部と、上記データの32ビットと、上記第1の演算部において演算途中で得られる16ビットの第1の演算結果とについて上記16次の生成多項式により演算を行う第3の演算部と、上記データの32ビットごとに上記16次の生成多項式により演算を行う第4の演算部と、上記データの32ビットと、上記第1の演算結果と、上記第2の演算部において演算途中で得られる16ビットの第2の演算結果とについて上記16次の生成多項式により演算を行う第5の演算部とを有することを特徴としている。

[0032]

また、請求項12記載の発明は、請求項11記載の巡回冗長検査演算回路に係り、上記データの32ビットを下位ビットとし、上記第1の演算結果を上位ビットとして結合して上記第3の演算部に供給する第1のデータ結合部と、上記データの32ビットを下位ビットとし、上記第1の演算結果を中位ビットとし、上記第2の演算結果を上位ビットとして結合して上記第5の演算部に供給する第2のデータ結合部とを有することを特徴としている。

[0033]

【作用】

この発明の構成によれば、巡回冗長検査演算を高速に行うことができる。

[0034]

【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態について説明する。説明は、実 施例を用いて具体的に行う。

A. 第1の実施例

まず、この発明の第1の実施例について説明する。

図1は、この発明の第1の実施例であるCRC演算回路の構成を示すブロック 図である。

この例のCRC演算回路は、データ入力部31と、ラッチ32~34と、データ結合部35と、演算部36~38と、セレクタ39及び40と、データ出力部41とから構成されている。

[0035]

データ入力部31は、32ビットずつの入力データD₀に対して波形整形など を施し、出力データD $_1$ として後段の回路要素に入力するためのインターフェイ スである。ラッチ32は、32ビットのフリップフロップからなり、データ処理 のタイミングを調整するために設けられている。ラッチ32は、データ入力部3 1 の出力データD $_1$ を外部から供給されるクロック1 個分だけラッチし、出力デ ータD $_7$ として出力する。データ結合部35は、データ入力部31の出力データ ackslash D $_1$ と、ラッチ33の出力データD $_8$ とを結合し、図2に示すように、データ入 力部31の出力データD₁を下位32ビットとし、ラッチ33の出力データD₈ を上位32ビットとする出力データD2を生成して出力する。演算部36は、デ ータ入力部31の出力データD₁について、ラッチ33の出力データD₈を用い てCRC32演算を行い、32ビットの演算結果を出力データD3として出力す る。演算部37は、データ入力部31の出力データD₁について、ラッチ34の 出力データD $_9$ を用いてCRC16演算を行い、16ビットの演算結果を出力デ ータD $_4$ として出力する。演算部38は、データ結合部35の出力データD $_2$ に ついて、ラッチ34の出力データD΄ を用いてCRC16演算を行い、16ビッ トの演算結果を出力データD₅として出力する。

[0036]

セレクタ39は、演算部37の出力データ D_4 か、あるいは演算部38の出力データ D_5 のいずれか一方を選択して出力データ D_6 として出力する。ラッチ3

3は、32ビットのフリップフロップからなり、演算部 36の出力データD $_3$ をクロック 1個分だけラッチし、出力データD $_8$ として出力する。ラッチ 34 は、16ビットのフリップフロップからなり、セレクタ 39の出力データD $_6$ をクロック 10 個分だけラッチし、出力データD $_9$ として出力する。セレクタ 40 は、ラッチ 32の出力データD $_7$ 、ラッチ 33の出力データD $_8$ 、あるいはラッチ 34の出力データD $_9$ のいずれかを選択して出力データD $_1$ 0として出力する。データ出力部 41 は、セレクタ 40 の出力データD $_1$ 0 に対して波形整形などを施し、出力データD $_1$ 1 として後段の回路要素へ供給するためのインターフェイスである。

[0037]

なお、演算部36は、その構成が図20及び図21に示す演算式を回路化したものである。また、演算部37は、その構成が図23に示す演算式を回路化したものである。また、演算部38は、その構成が図3に示す演算式を回路化したものである。図3において、 $Z15\sim Z00$ は $FF27_{16}\sim FF27_{1}$ の初期値であり、R31 \sim R00はラッチ33の出力データD8の各ビットである。また、D31 \sim D00は上記した入力データの各ビットに対応しており、「・」は排他的論理和演算を意味している。

[0038]

図3に示す演算式は、以下に示す手順で生成される。上記したように、演算部38には、図2に示す64ビットのデータが入力される。このため、まず、データ幅64ビットの入力データについてCRC16演算を行う必要がある。この場合の演算結果CRC16は、図22に示す演算部において、64ビット分のデータをシフトするためのクロックを供給した場合の各FF27₁₆~27₁の出力データC15~C00に相当する。そこで、図4に演算部38に64ビットの入力データと同じ64ビット分のデータをシフトするためのクロックを供給した場合の各FF27₁₆~27₁の出力データC15~C00の演算式を示す。図4において、R15~R00はFF27₁₆~FF27₁の初期値であり、D63~D00は上記した入力データの各ビットに対応しており、「・」は排他的論理和演算を意味している。次に、図2に示すように、データ結合部35の出力デー

タD₂のうち、上位32ビットはラッチ33の出力データD₈、すなわち、演算部36の演算結果CRC32である。したがって、図4に示す各演算式のD63~D32に図20及び図21に示す演算式C31~C00を代入する。この場合、図4に示すR15~R00と、図20及び図21に示すR31~R00とを区別するために、前者をZ15~Z00で表す。そして、得られた各演算式を剰余2に基づいて整理すると、図3に示す演算式が得られる。

[0039]

次に、上記構成のCRC演算回路の動作について、図5に示すタイミング・チャートを参照して説明する。まず、説明を簡単にするために、入力データ D_0 は、図5に示すように、バイトデータ BD_0 ~ BD_3 からなるものとする。バイトデータ BD_0 は各1バイトのデータブロック DB_0 ~ DB_3 からなる。また、バイトデータ BD_1 は各1バイトのデータブロック DB_4 ~ DB_7 からなる。また、バイトデータ BD_2 は各1バイトのデータブロック DB_8 ~ DB_{11} からなり、バイトデータ BD_3 は各1バイトのデータブロック DB_{12} 及び DB_{13} からなる。

まず、入力データ D_0 が、図5(1)に示すように、第1の周期#1から図示せぬクロックに同期して外部から順次CRC演算回路に供給されると、データ入力部31は、入力データ D_0 に対して波形整形など施し、出力データ D_1 としてラッチ32、データ結合部35並びに演算部36及び37へ順次供給する。

[0040]

これにより、ラッチ32は、データ入力部31の出力データ D_1 を外部から供給されるクロック1個分だけラッチし、第2の周期 #2から出力データ D_7 として順次出力する。

また、演算部 3 6 は、第 1 の周期 # 1 において、データ入力部 3 1 の出力データ D_1 、今の場合、バイトデータ B D_0 について、ラッチ 3 3 の出力データ D_8 、今の場合、ラッチ 3 3 の初期値を用いて C R C 3 2 演算を行い、演算結果 C R 0 0 を生成し、出力データ D_3 として出力する。なお、ラッチ 3 3 には、初期値として、「0」が予め設定されている。したがって、ラッチ 3 3 は、演算部 3 6 の出力データ D_3 、今の場合、演算結果 C R 0 0 をクロック 1 個分だけラッチ 0 、図 5 0 0 に示すように、第 2 の周期 # 2 に出力データ 0 0 0 として出力する。

[0041]

同様に、演算部36は、第3の周期#3において、データ入力部31の出力データD1、今の場合、バイトデータBD2について、ラッチ33の出力データD8、今の場合、演算結果CR01を用いてCRC32演算を行い、演算結果CR02を生成し、出力データD3として出力する。したがって、ラッチ33は、演算部36の出力データD2、今の場合、演算結果CR02をクロック1個分だけラッチし、図5(2)に示すように、第4の周期#4に出力データD8として出力する。次に、演算部36は、第4の周期#4において、データ入力部31の出力データD1、今の場合、バイトデータBD3について、ラッチ33の出力データD8、今の場合、演算結果CR02を用いてCRC32演算を行い、演算結果CR03を生成し、出力データD3として出力する。したがって、ラッチ33は、演算部36の出力データD3、今の場合、演算結果CR03をクロック1個分だけラッチし、図5(2)に示すように、第5の周期#5に出力データD8として出力する。この演算結果CR03が演算結果CRC32である。この演算結果CRC32は、上記したように、4個の演算結果プロックCRC320~CRC323から構成されている。

[0042]

一方、演算部 3 7 は、第 1 の周期 # 1 において、データ入力部 3 1 の出力データ D_1 、今の場合、バイトデータ D_0 について、ラッチ 3 4 の出力データ D_9 、今の場合、ラッチ 3 4 の初期値を用いて C R C 1 0 を生成し、図 5 (3) に示すように、出力データ D_4 として出力する。なお、ラッチ 3 4 には、初期値として、「0」が予め設定されている。これにより、

セレクタ39は、第1の周期#1において、演算部37の出力データD $_4$ 、今の場合、演算結果CR $_{10}$ を選択して出力データD $_6$ として出力する。したがって、ラッチ34は、セレクタ39の出力データD $_6$ 、今の場合、演算結果CR $_{10}$ をクロック1個分だけラッチし、図5(5)に示すように、第2の周期#2に出力データD $_9$ として出力する。次に、演算部37は、第2の周期#2において、データ入力部31の出力データD $_1$ 、今の場合、バイトデータBD $_1$ について、ラッチ34の出力データD $_9$ 、今の場合、演算結果CR $_{10}$ を用いてCRC16演算を行い、演算結果CR $_{11}$ を生成し、図5(3)に示すように、出力データD $_4$ として出力する。これにより、セレクタ39は、第2の周期#2において、演算部37の出力データD $_4$ 、今の場合、演算結果CR $_{11}$ を選択して出力データD $_6$ として出力する。したがって、ラッチ34は、セレクタ39の出力データD $_6$ 、今の場合、演算結果CR $_{11}$ をクロック1個分だけラッチし、図5(5)に示すように、第3の周期#3に出力データD $_9$ として出力する。

[0043]

同様に、演算部 3 7 は、第 3 の周期 # 3 において、データ入力部 3 1 の出力データ D_1 、今の場合、バイトデータ D_2 について、ラッチ 3 4 の出力データ D_3 、今の場合、演算結果 C R_{11} を用いて C R C D_4 として出力する。これにより、セレクタ D_4 の周期 D_4 として出力する。これにより、セレクタ D_4 を選択して出力データ D_4 として出力する。したがって、ラッチ D_4 ないで、ラッチ D_4 ないで、ラッチ D_4 に出力データ D_4 として出力する。したがって、ラッチ D_4 は、セレクタ D_4 の出力データ D_4 に出力データ D_4 に出力データ D_4 として出力する。

[0044]

次に、第4の周期#4に至ると、すなわち、入力データ D_0 を構成する最後のデータであるバイトデータ BD_3 が検出されると、以下に示す処理が行われる。まず、データ結合部 $\mathrm{3}$ 5 は、データ入力部 $\mathrm{3}$ 1 の出力データ D_1 、今の場合、バイトデータ BD_3 と、ラッチ $\mathrm{3}$ 3 の出力データ D_8 、今の場合、演算結果 CR_0 2 とを結合し、図 $\mathrm{2}$ に示すように、データ入力部 $\mathrm{3}$ 1 の出力データ D_1 を下位 $\mathrm{3}$

[0045]

これにより、セレクタ40は、第2~第4の周期#2~#4においては、ラッチ32から出力される32ビットの出力データD7、今の場合、バイトデータBD0~BD2を選択して出力データD10として出力する。また、セレクタ40は、第5の周期#5においては、ラッチ32の出力データD7、今の場合、データブロックDB12及びDB13と、ラッチ33の出力データD8、今の場合、演算結果ブロックCRC320及びCRC321とを新たなバイトデータBD、3に結合し、出力データD10として出力する。さらに、セレクタ40は、第6周期#6においては、ラッチ33の出力データD8、今の場合、演算結果CRC32を構成する演算結果ブロックCRC322及びCRC323と、ラッチ34の出力データD9、今の場合、演算結果CRC16を構成する演算結果ブロックCRC160及びCRC161とを新たなバイトデータBD4に結合し、出力データD10として出力する。したがって、データ出力部41は、図5(6)に示すように、セレクタ40から出力される32ビットの出力データD10に対して波形整形など施し、出力データD11として後段の回路要素へ供給する。

[0046]

このように、この例の構成によれば、データ結合部35により、出力データD

 $_1$ の最後のデータであるバイトデータBD $_3$ と、演算部36において最終的な演算結果CRC32が得られる1個前の演算結果CR $_{12}$ とを結合して64ビットの出力データD $_2$ を生成している。この64ビットの出力データD $_2$ について演算部38において、CRC16演算を行うことにより、演算結果CRC16を得ている。これにより、演算結果CRC32及びCRC16を同時に得ることができる。

したがって、この例の構成によれば、従来のように、CRC32演算の演算結果CRC32を求めた後にCRC16演算をする場合に比べて、データ入力部31に入力データ D_0 が入力されてからデータ出力部41から出力データ D_{11} が出力されるまでの遅延はクロック1個分少なくなる。このため、この例の構成によれば、近年のCPUの動作速度の高速化に伴うデータ通信における信号処理の高速化への要求に十分に応えることができる。

[0047]

B. 第2の実施例

次に、この発明の第2の実施例について説明する。まず、前提として、この例では、データは、図6に示すデータ・フォーマットに従って構成された通信データに組み込まれ、上記高速プロトコルで4バイト(32ビット)ずつ伝送されるものとする。通信データは、図6に示すように、ヘッダと、データと、演算結果 $CRC16_1\sim CRC16_3$ とから構成されている。この通信データは、図7に示すように、ヘッダ及びデータが n 個(n は自然数)の1バイトずつのデータブロックDB $_0\sim DB_n$ に分割され、演算結果 $CRC16_1$ が2個の1バイトずつの演算結果ブロックCRC16 $_1$ 0及びCRC16 $_1$ 1に分割されている。また、演算結果 $CRC16_2$ が2個の1バイトずつの演算結果 $CRC16_2$ が2個の1バイトずつの演算結果 $CRC16_2$ が2個の1バイトずつの演算結果 $CRC16_2$ に分割され、演算結果 $CRC16_3$ 1に分割されている。そして、 $CRC16_1$ 演算はヘッダ及びデータについて行われ、 $CRC16_2$ 演算はヘッダ、データ及び演算結果 $CRC16_1$ について行われ、 $CRC16_3$ 演算はヘッダ、データ並びに演算結果 $CRC16_1$ 及び $CRC16_2$ について行われる。すなわち、 $CRC16_2$ 演算においては、演算結果 $CRC16_1$ もヘッダ・データ並びに演算結果 $CRC16_1$ なび $CRC16_1$ もヘッダ・データが

[0048]

図8は、この発明の第2の実施例であるCRC演算回路の構成を示すブロック 図である。

この例のCRC演算回路は、データ入力部51と、ラッチ52~55と、データ結合部56及び57と、演算部58~62と、セレクタ63~65と、データ出力部66とから構成されている。

[0049]

演算部 5 8 は、データ入力部 5 1 の出力データ D_1 について、ラッチ 5 3 の出力データ D_{12} を用いて C R C 1 6 演算を行い、1 6 ビットの演算結果を出力データ D_4 として出力する。演算部 5 9 は、データ入力部 5 1 の出力データ D_1 について、ラッチ 5 4 の出力データ D_{13} を用いて C R C 1 6 演算を行い、1 6 ビットの演算結果を出力データ D_5 として出力する。演算部 6 0 は、データ結合部 5 6 の出力データ D_2 について、ラッチ 5 4 の出力データ D_{13} を用いて C R C

16 演算を行い、16 ビットの演算結果を出力データD $_6$ として出力する。演算部 61 は、データ入力部 51 の出力データD $_1$ について、ラッチ 55 の出力データD $_{14}$ を用いてCRC1 6 演算を行い、16 ビットの演算結果を出力データD $_7$ として出力する。演算部 62 は、データ結合部 57 の出力データD $_3$ について、ラッチ 55 の出力データD $_{14}$ を用いてCRC1 6 演算を行い、16 ビットの演算結果を出力データD $_8$ として出力する。

[0050]

セレクタ63は、演算部59の出力データ D_5 か、あるいは演算部60の出力データ D_6 のいずれか一方を選択して出力データ D_9 として出力する。セレクタ64は、演算部61の出力データ D_7 か、あるいは演算部62の出力データ D_8 のいずれか一方を選択して出力データ D_{10} として出力する。ラッチ53は、16ビットのフリップフロップからなり、演算部58の出力データ D_4 をクロック1個分だけラッチし、出力データ D_{12} として出力する。ラッチ54は、16ビットのフリップフロップからなり、セレクタ63の出力データ D_9 をクロック1個分だけラッチし、出力データ D_{13} として出力する。ラッチ55は、16ビットのフリップフロップからなり、セレクタ64の出力データ D_{10} をクロック1個分だけラッチし、出力データ D_{14} として出力する。セレクタ65は、ラッチ52の出力データ D_{11} 、ラッチ53の出力データ D_{12} 、ラッチ54の出力データ D_{13} 、あるいはラッチ55の出力データ D_{14} のいずれかを選択して出力データ D_{15} として出力する。データ出力部66は、セレクタ65の出力データ D_{15} に対して波形整形などを施し、出力データ D_{16} として後段の回路要素へ供給するためのインターフェイスである。

[0051]

なお、演算部 5.8、5.9 及び 6.1 は、その構成が図 2.3 に示す演算式を回路化したものである。また、演算部 6.0 は、その構成は図 1.1 に示す演算式を回路化したものである。図 1.1 において、2.1.5 ~2.0.0 は $FF2.7_{1.6}$ ~ $FF2.7_{1.0}$ の初期値であり、R 3.1 ~R 0.0 はラッチ 5.3 の出力データ 0.1.2 の各ビットである。また、D 3.1 ~D 0.0 は上記した入力データの各ビットに対応しており、

「・」は排他的論理和演算を意味している。

[0052]

図11に示す演算式は、以下に示す手順で生成される。上記したように、演算 部60には、図9に示す48ビットのデータが入力される。このため、まず、デ ータ幅48ビットの入力データについてCRC16演算を行う必要がある。この 場合の演算結果CRC16は、図22に示す演算部において、48ビット分のデ ータをシフトするためのクロックを供給した場合の各FF27 $_{16}$ ~27 $_{10}$ の出 カデータC15~C00に相当する。そこで、図12に演算部60に48ビット の入力データと同じ48ビット分のデータをシフトするためのクロックを供給し た場合の各FF27 $_{16}$ ~27 $_{1}$ の出力データC15~C00の演算式を示す。 図12において、Z15~Z00はFF27₁₆~FF27₁の初期値であり、 $D47\sim D00$ は上記した入力データを構成するビット列 d_{47} , d_{46} , …, \mathbf{d}_{1} , \mathbf{d}_{0} に対応しており、「・」は排他的論理和演算を意味している。次に、 図9に示すように、データ結合部56の出力データ D_2 のうち、上位16ビット はラッチ 53 の出力データD $_{12}$ 、すなわち、演算部 58 の演算結果 CRC 16 $_1$ である。したがって、図12に示す各演算式のD47~D32に図23に示す 演算式C15~C00を代入する。そして、得られた各演算式を剰余2に基づい て整理すると、図11に示す演算式が得られる。

[0053]

また、演算部62は、その構成は図22に示す構成と同様であるが、演算式は図13に示す演算式を用いる。図13において、R15~R00はFF27₁6~FF27₁の初期値であり、X15~X00はラッチ53の出力データD₁₂の各ビット、Z15~Z00はラッチ54の出力データD₁₃の各ビットである。また、D31~D00は上記した入力データを構成するビット列 ${\rm d}_{31}$, ${\rm d}_{30}$ 0,…, ${\rm d}_{11}$ 1, ${\rm d}_{11}$ 1、 ${\rm d}_{11}$ 1

図13に示す演算式は、以下に示す手順で生成される。上記したように、演算部62には、図10に示す64ビットのデータが入力される。このため、まず、データ幅64ビットの入力データについてCRC16演算を行う必要がある。この場合の演算結果CRC16は、図22に示す演算部において、64ビット分の

データをシフトするためのクロックを供給した場合の各FF27 $_{16}$ ~27 $_{10}$ 0 出力データC $_{15}$ ~C $_{00}$ 1 に相当する。図 $_{44}$ 1 、上記したように、演算部 $_{38}$ 2 に $_{64}$ ビットの入力データと同じ $_{64}$ ビット分のデータをシフトするためのクロックを供給した場合の各FF27 $_{16}$ ~27 $_{10}$ 0 出力データC $_{15}$ ~C $_{00}$ 0 の演算式を示している。次に、図 $_{10}$ 1 のに示すように、データ結合部 $_{10}$ 5 不の出力データD $_{10}$ 3 のうち、上位 $_{10}$ 6 ビットはラッチ $_{10}$ 5 4 の出力データD $_{10}$ 7 すなわち、演算部 $_{10}$ 6 の演算結果 $_{10}$ 7 に $_{10}$ 7 に $_{10}$ 7 である。したがって、図 $_{10}$ 8 ななわち、演算部 $_{10}$ 9 を代入する。この場合、図 $_{10}$ 9 に 図 $_{10}$ 1 に示す演算式 $_{10}$ 1 に $_{10}$ 1 に $_{10}$ 2 に 図 $_{10}$ 3 に $_{10}$ 3 に $_{10}$ 4 に $_{10}$ 5 に 図 $_{10}$ 6 に 図 $_{10}$ 7 に 図 $_{10}$ 8 に 図 $_{10}$ 7 に 図 $_{10}$ 8 に 図 $_{10}$ 8 に 図 $_{10}$ 9 に $_{10}$ 9 に 図 $_{10}$ 9 に $_{10}$ 9 に 図 $_{10}$ 9 に $_{10$

[0054]

次に、上記構成のCRC演算回路の動作について、図14に示すタイミング・チャートを参照して説明する。まず、説明を簡単にするために、入力データD0は、図14に示すように、バイトデータBD0~BD3からなるものとする。バイトデータBD0は各1バイトのデータブロックDB0~DB3からなり、バイトデータBD1は各1バイトのデータブロックDB4~DB7からなる。また、バイトデータBD2は各1バイトのデータブロックDB8~DB11からなり、バイトデータBD3は1バイトのデータブロックDB12からなる。

まず、入力データ D_0 が、図14(1)に示すように、第1の周期#1から図示せぬクロックに同期して外部から順次CRC演算回路に供給されると、データ入力部51は、入力データ D_0 に対して波形整形など施し、出力データ D_1 としてラッチ52、データ結合部56及び57並びに演算部58、59及び61へ順次供給する。

[0055]

これにより、ラッチ 5 2 は、データ入力部 5 1 の出力データ D $_1$ を外部から供



給されるクロック 1 個分だけラッチし、第 2 の周期 # 2 から出力データ D_{11} として順次出力する。

[0056]

同様に、演算部 5.8は、第 3 の周期 # 3 において、データ入力部 5.1 の出力データ D_1 、今の場合、バイトデータ BD_2 について、ラッチ 5.3 の出力データ D_1 2、今の場合、演算結果 $CR_{0.1}$ を用いて CRC16 演算を行い、演算結果 $CR_{0.2}$ を生成し、図 1.4 (2) に示すように、出力データ D_4 として出力する。したがって、ラッチ 5.3 は、演算部 5.8 の出力データ D_4 、今の場合、演算結果 $CR_{0.2}$ をクロック 1 個分だけラッチ 1.4 (3) に示すように、第 4 の周期 # 4 に出力データ D_8 として出力する。次に、演算部 5.8 は、第 4 の周期 # 4 において、データ入力部 5.1 の出力データ D_1 、今の場合、バイトデータ BD_3 について、ラッチ 5.3 の出力データ $D_{1.2}$ 、今の場合、演算結果 $CR_{0.2}$ を用いて CRC16 演算を行い、演算結果 $CR_{0.3}$ を生成し、図 1.4 (2) に示すように、出力データ D_4 として出力する。したがって、ラッチ 5.3 は、演算部 5.8 の出力データ D_4 、今の場合、演算結果 $CR_{0.3}$ をクロック 1 個分だけラッチ 0.5 に、出力データ 0.5 に、演算結果 0.5 に、コーク 0.5 に、対学 0

図14(3)に示すように、第5の周期#5に出力データ D_{12} として出力する。この演算結果 CR_{03} が演算結果 CRC_{16} である。この演算結果 CRC_{16} 6 $_1$ は、上記したように、 $_2$ 個の演算結果ブロック CRC_{16} 6 $_1$ 0及び CRC_{16} 6 $_1$ 1から構成されている。

[0057]

また、演算部61は、第1の周期#1において、データ入力部51の出力デー gD_1 、今の場合、バイトデータBD₀について、ラッチ 55 の出力データD₁ 4、今の場合、ラッチ55の初期値を用いてCRC16演算を行い、演算結果C R $_{20}$ を生成し、図14 (7) に示すように、出力データD $_{7}$ として出力する。 なお、ラッチ55には、初期値として、「0」が予め設定されている。これによ り、セレクタ64は、第1の周期#1において、演算部61の出力データD $_7$ 、 今の場合、演算結果 $CR_{2,0}$ を選択して出力データ $D_{1,0}$ として出力する。した がって、ラッチ55は、セレクタ64の出力データD10、今の場合、演算結果 CR_{20} をクロック1個分だけラッチし、図14(9)に示すように、第2の周 期#2に出力データD $_{14}$ として出力する。次に、演算部61は、第2の周期# 2において、データ入力部51の出力データD₁、今の場合、バイトデータBD $_1$ について、ラッチ $_5$ $_5$ の出力データ $_2$ $_3$ 、今の場合、演算結果 $_2$ $_3$ を用 いてCRC16演算を行い、演算結果 CR_{21} を生成し、図14(7)に示すよ うに、出力データD $_7$ として出力する。これにより、セレクタ64は、第2の周 期#2において、演算部561出力データD7、今の場合、演算結果CR21を 選択して出力データD10として出力する。したがって、ラッチ55は、セレク タ64の出力データD₁₀、今の場合、演算結果CR₂₁をクロック1個分だけ ラッチし、図14 (9) に示すように、第3の周期#3に出力データD₁₄とし て出力する。

-[0058]

同様に、演算部 6 1 は、第 3 の周期 # 3 において、データ入力部 5 1 の出力データ D_1 、今の場合、バイトデータ D_2 について、ラッチ D_3 5 の出力データ D_4 7 の場合、演算結果 D_4 7 を用いて D_4 7 を用いて D_5 8 を生成し、図 1 4 (7) に示すように、出力データ D_5 7 として出力する。

これにより、セレクタ64は、第3の周期#3において、演算部61の出力データ D_7 、今の場合、演算結果 CR_{22} を選択して出力データ D_{10} として出力する。したがって、ラッチ55は、セレクタ64の出力データ D_{10} 、今の場合、演算結果 CR_{22} をクロック1個分だけラッチし、図14(9)に示すように、第4の周期#4に出力データ D_{14} として出力する。

[0059]

次に、第4の周期#4に至ると、すなわち、入力データD₀を構成する最後の データであるバイトデータBD3が検出されると、以下に示す処理が行われる。 まず、データ結合部57は、データ入力部51の出力データD₁、今の場合、バ イトデータBD $_3$ と、ラッチ53の出力データD $_{12}$ 、今の場合、演算結果CR 02と、ラッチ 54 の出力データD 13、今の場合、演算結果CR 12 とを結合 し、図10に示すように、データ入力部51の出力データ100 を下位100 とビット とし、ラッチ 5 3 の出力データ D_{12} を中位 1 6 ビットとし、ラッチ 5 4 の出力 データD $_{13}$ を下位 $_{16}$ ビットとする合計 $_{64}$ ビットの出力データD $_{3}$ を生成し て出力する。これにより、演算部62は、この64ビットの出力データD3につ いて、ラッチ55の出力データD₁₄、今の場合、演算結果CR₂₂を用いてC RC16演算を行い、演算結果CR23を生成し、図14(8)に示すように、 出力データD8として出力する。この演算結果CR23が演算結果CRC163 である。この演算結果 $CRC16_3$ は、上記したように、2個の演算結果ブロッ クCRC16 $_{30}$ 及びCRC16 $_{31}$ から構成されている。これにより、セレク タ64は、第4の周期#4において、今度は演算部62の出力データD₈、今の 場合、演算結果 CR_{23} を選択して出力データ D_{10} として出力する。したがっ て、ラッチ 55 は、セレクタ 64 の出力データ D_{10} 、今の場合、演算結果 CR23をクロック1個分だけラッチし、図14(9)に示すように、第5の周期# 5に出力データD $_{14}$ として出力する。

[0060]

これにより、セレクタ65は、第2~第4の周期#2~#4においては、ラッチ52から出力される32ビットの出力データ D_{11} 、今の場合、バイトデータ BD_0 ~ BD_2 を選択して出力データ D_{15} として出力する。また、セレクタ6

5は、第5の周期#5においては、ラッチ52の出力データ D_{11} 、今の場合、データブロック D_{12} と、ラッチ53の出力データ D_{12} 、今の場合、演算結果 $CRC16_1$ を構成する演算結果ブロック $CRC16_{10}$ 及び $CRC16_{11}$ と、ラッチ54の出力データ D_{13} 、今の場合、演算結果 $CRC16_2$ を構成する演算結果ブロック $CRC16_{20}$ とを新たなバイトデータ BD_3 に結合し、出力データ D_{15} として出力する。さらに、セレクタ65は、第6周期#6においては、ラッチ54の出力データ D_{13} 、今の場合、演算結果 $CRC16_2$ を構成する演算結果ブロック $CRC16_{21}$ と、ラッチ55の出力データ D_{14} 、今の場合、演算結果 $CRC16_3$ を構成する演算結果ブロック $CRC16_3$ を構成する演算結果ブロック $CRC16_3$ とを新たなバイトデータ D_4 に結合し、出力データ D_{15} として出力する。したがって、データ出力部66は、図14(10)に示すように、セレクタ65から出力される32ビットの出力データ D_{15} に対して波形整形など施し、出力データ D_{16} として後段の回路要素へ供給する。

[0061]

これに対し、図6に示すデータ・フォーマットによりデータを伝送する場合に、「従来の技術」で述べたように、演算結果 $CRC16_1$ を求めた後に演算結果 $CRC16_2$ を求め、さらに、演算結果 $CRC16_2$ を求めた後に演算結果 $CRC16_3$ を求めるとすると、データ入力部51に入力データ D_0 が入力されてからデータ出力部66から出力データ D_{16} が出力されるまでにクロック3個分の遅延が生じてしまう。すなわち、この例の構成によれば、従来に比べて、遅延はクロック2個分少なくなる。このため、この例の構成によれば、近年のCPUの動作速度の高速化に伴うデータ通信における信号処理の高速化への要求に十分に応えることができる。

[0062]

以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。

例えば、上述の各実施例においては、通信データは4バイトずつ伝送される例を示したが、これに限定されず、この発明は、通信データは1バイト、2バイト、8バイト、あるいはそれ以上のバイト数で伝送される場合にも適用することができる。

また、上記した第1の実施例においては、ヘッダ及びデータについてCRC32演算を、ヘッダ、データ及び演算結果CRC32についてCRC16演算を行う例を示した。また、上記した第2の実施例においては、ヘッダ及びデータについて第1のCRC16演算を、ヘッダ、データ及び演算結果CRC16 $_1$ について第2のCRC16演算を、ヘッダ、データ、演算結果CRC16 $_1$ 及びCRC16 $_2$ について第3のCRC16演算を行う例を示した。しかし、これに限定されず、第1の実施例においては、ヘッダ及びデータについてCRC16演算を、ヘッダ、データ及び演算結果CRC16についてCRC32演算を行っても良い。同様に、第2の実施例においては、ヘッダ及びデータについてCRC32演算を、ヘッダ、データ及び演算結果CRC32について第1のCRC16演算を、ヘッダ、データ、演算結果CRC32及びCRC16 $_1$ について第2のCRC16演算を行っても良い。

また、生成多項式は、式(1)及び式(2)に限定されず、どのようなものでも良い。さらに、生成多項式の次数も32次及び16次に限定されず、48次、64次でも良い。加えて、生成多項式の個数も2個に限定されず、3個、4個以上でも良い。

要するに、この発明は、データ等についてCRC演算を2回以上行う場合に適用することができる。

[0063]

【発明の効果】

以上説明したように、この発明の構成によれば、伝送すべきデータの所定ビット数ごとに第1の生成多項式により演算を行う第1の演算処理と、データの所定ビット数ごとに第1の生成多項式と同一の又は異なる少なくとも1個の第2の生成多項式により演算を行う第2の演算処理と、データの所定ビット数と、第1及び第2の演算処理の一方又は両方の途中で得られる少なくとも1個の演算結果とについて少なくとも1個の第2の生成多項式により演算を行う第3の演算処理とを有する。

したがって、この発明の構成によれば、巡回冗長検査演算を高速に行うことができる。

【図面の簡単な説明】

【図1】

この発明の第1の実施例であるCRC演算回路の構成を示すブロック図である

【図2】

同回路を構成するデータ結合部35により生成される出力データD₂のデータ・フォーマットを示す図である。

【図3】

同回路を構成する演算部38により実現されるCRC16演算の演算式を示す 図である。

【図4】

図3に示す演算式を求める課程で得られる演算式を示す図である。

【図5】

同回路の動作の一例を説明するためのタイミング・チャートである。

【図6】

この発明の第2の実施例であるCRC演算回路が適用される通信システムにおいて伝送される通信データのデータ・フォーマットの一例を示す図である。

【図7】

同システムにおいて伝送される通信データの伝送の様子を示す図である。

【図8】

この発明の第2の実施例であるCRC演算回路の構成を示すブロック図である

【図9】

同回路を構成するデータ結合部56により生成される出力データD₂のデータ・フォーマットを示す図である。

【図10】

同回路を構成するデータ結合部57により生成される出力データD3のデータ・フォーマットを示す図である。

【図11】

同回路を構成する演算部60により実現されるCRC16演算の演算式を示す 図である。

【図12】

図11に示す演算式を求める課程で得られる演算式を示す図である。

【図13】

同回路を構成する演算部62により実現されるCRC16演算の演算式を示す 図である。

【図14】

同回路の動作の一例を説明するためのタイミング・チャートである。

【図15】

従来のデータ通信システムの構成例を示すブロック図である。

【図16】

同システムにおいて伝送される通信データのデータ・フォーマットの一例を示 す図である。

【図17】

同システムにおいて伝送される通信データの伝送の様子を示す図である。

【図18】

従来のCRC演算回路の構成例を示すブロック図である。

【図19】

同回路を構成する演算部19の構成例を示すブロック図である。

【図20】

同演算部19により実現されるCRC32演算の演算式を示す図である。

【図21】

同演算部19により実現されるCRC32演算の演算式を示す図である。

【図22】

同回路を構成する演算部20の構成例を示すブロック図である。

【図23】

同演算部20により実現されるCRC16演算の演算式を示す図である。

【図24】

同回路の動作の一例を説明するためのタイミング・チャートである。

【符号の説明】

32~34, 52~55 ラッチ

35,56,57 データ結合部

36, 58

演算部(第1の演算部)

37, 59

演算部(第2の演算部)

38, 60

演算部(第3の演算部)

56

データ結合部 (第1のデータ結合部)

5 7

データ結合部 (第2のデータ結合部)

6 1

演算部(第4の演算部)

6 2


演算部(第5の演算部)

39, 40, 63~65 セレクタ


【書類名】

図面

【図1】



【図2】



【図3】


C15	Z01-Z03-Z04-Z07-Z08-Z10-Z11-Z12-Z13-Z15-R0-R02-R03-R04-R05-R06-R08-R11-R12-
	R13-R20-D00-D03-D04-D05-D06-D07-D10-D12-D14-D16-D17-D18-D19-D23-D25-D27-
	D29-D31
C14	Z00-Z02-Z03-Z06-Z07-Z09-Z10-Z11-Z12-Z14-Z15-R02-R06-R08-R12-R18-R22-R25-
	R27-R29-R31-D01-D02-D05-D07-D08-D10-D12-D13-D15-D16-D19-D23-D30
C13	Z01.Z02.Z05.Z06.Z08.Z09.Z10.Z11.Z13.Z14.Z15.R00.R01.R05.R07.R09.R10.R12.
	R13-R14-R15-D01-D02-D03-D04-D05-D08-D13-D14-D15-D16-D21-D22-D26-D27-D29-
	D30-D31
C12	Z00-Z01-Z04-Z05-Z07-Z08-Z09-Z10-Z12-Z13-Z14-Z15-R00-R01-R02-R03-R04-R08-
	R10-R13-R15-R21-R22-R23-R24-D01-D03-D07-D10-D14-D15-D17-D19-D21-D23-D24-
	D26-D28-D29
	Z00-Z01-Z06-Z09-Z10-Z14-R03-R04-R05-R07-R08-R11-R13-R15-R16-R18-R20-R22-
C11	R23·R25·R26·R27·R28·R29·R31·D00·D01·D03·D04·D08·D09·D10·D11·D13·D14·D17·
	D18·D23·D25·D27·D28·D30
C10	Z00-Z05-Z08-Z09-Z13-R00-R03-R04-R07-R09-R11-R12-R15-R17-R18-R25-R27-R29-
0.0	R30-R31-D00-D01-D02-D07-D09-D14-D18-D21-D22-D24-D25-D26-D27-D30
C09	Z04·Z07·Z08·Z12·Z15·R02·R04·R05·R07·R12·R16·R20·R21·R22·R23·R25·R27·R30·
000	R31·D03·D05·D07·D11·D13·D15·D18·D19·D21·D24·D25·D27·D29·D30
C08	Z03·Z06·Z07·Z11·Z14·Z15·R02·R09·R10·R11·R12·R13·R14·R16·R17·R18··R19·R21·
	R22-R24-R25-R27-R29-D01-D05-D07-D09-D14-D15-D16-D17-D19-D21-D23-D27-D29
	Z02·Z05·Z06·Z10·Z13·Z14·Z15·R00·R01·R02·R03·R04·R05·R08·R09·R10·R11·R12·
C07	R13-R15-R17-R20-R21-R22-R23-R26-R27-R30-R31-D05-D08-D09-D10-D11-D12-D14-
	D17-D18-D19-D22-D24-D26-D27-D31
C08	Z01 · Z04 · Z05 · Z09 · Z12 · Z13 · Z14 · R07 · R08 · R10 · R12 · R14 · R15 · R19 · R22 · R27 · R28 · R29 ·
	R30-D00-D02-D03-D04-D06-D11-D13-D14-D16-D20-D22-D23-D25-D29
	200.203.204.208.211.212.213.
C05	R00·R03·R04·R05·R06·R09·R10·R14·R16·R18·R19·R20·R28·R29·R31·
	D00·D02·D04·D05·D07·D09·D17·D21·D23·D24·D26·D27·D28·D29·D30·D31
	Z02·Z03·Z07·Z10·Z11·Z12·Z15·
C04	R02·R06·R12·R14·R17·R18·R20·R22·R23·R28·
	D00-D02-D03-D04-D05-D10-D11-D12-D13-D14-D17-D19-D20-D23-D25-D26-D27-D29-D31
	Z01·Z02·Z06·Z09·Z10·Z11·Z14·
C03	R01·R02·R04·R06·R07·R08·R09·R13·R14·R15·R16·R21·R24·R28·R29·
	D04-D05-D06-D10-D14-D15-D16-D17-D18-D19-D20-D21-D22-D23-D24-D26-D28-D29-D30
	Z00-Z03-Z04-Z05-Z07-Z09-Z11-Z12-R01-R02-R03-R04-R05-R08-R09-R11-R13-R14-
C02	R15·R17·R19·R20·R23·R24·R26·R27·R28·R29·R30·
	D01-D04-D05-D07-D08-D14-D15-D16-D18-D19-D21-D22-D23-D26-D27-D28
C01	Z02·Z03·Z04·Z06·Z08·Z10·Z11·Z15·
	R00-R01-R02-R04-R07-R08-R11-R14-R15-R18-R20-R21-R22-R23-R25-R28-R30-
	D00·D01·D03·D05·D07·D08·D12·D16·D17·D19·D22·D23·D24·D26·D29·D31
C00	Z02·Z04·Z05·Z08·Z09·Z11·Z12·Z13·Z14·
	R01·R04·R05·R06·R09·R10·R13·R14·R19·R22·R24·R28·R31·
	D00-D01-D02-D04-D06-D09-D12-D13-D19-D20-D21-D25-D27-D29-D30-D31

3


【図4】

C15	R01-R03-R04-R07-R08-R10-R11-R12-R13-R15-D00-D02-D03-D04-D05-D07-D08-
	D11-D12-D14-D18-D19-D20-D21-D23-D27-D30-D32-D33-D35-D36-D38-D41-D43-
	D44·D49·D51·D52·D56·D60
C14	R00·R02·R03·R06·R07·R09·R10·R11·R12·R14·R15·D00·D01·D03·D04·D05·D06·
	D08·D09·D12·D13·D15·D19·D20·D21·D22·D24·D28·D31·D33·D34·D36·D37·D39·
	D42 · D44 · D45 · D50 · D52 · D53 · D57 · D61
C13	R01-R02-R05-R06-R08-R09-R10-R11-R13-R14-R15-D00-D01-D02-D04-D05-D06-
	D07-D09-D10-D13-D14-D16-D20-D21-D22-D23-D25-D29-D32-D34-D35-D37-D38-
	D40·D43·D45·D46·D51·D53·D54·D58·D62
	R00-R01-R04-R05-R07-R08-R09-R10-R12-R13-R14-R15-D00-D01-D02-D03-
C12	D05-D06-D07-D08-D10-D11-D14-D15-D17-D21-D22-D23-D24-D26-D30-D33-D35-
	D38 · D39 · D41 · D44 · D46 · D47 · D52 · D54 · D55 · D59 · D63
	R00-R01-R06-R09-R10-R14-D01-D05-D06-D09-D14-D15-D16-D19-D20-D21-D22-
C11	D24 · D30 · D31 · D32 · D33 · D34 · D35 · D37 · D38 · D39 · D40 · D41 · D42 · D43 · D44 · D45 · D47 ·
	D48 · D49 · D51 · D52 · D53 · D55
	R00-R05-R08-R09-R13-D02-D06-D07-D10-D15-D16-D17-D20-D21-D22-D23-D25-
C10	D26 · D31 · D32 · D33 · D34 · D35 · D36 · D38 · D39 · D40 · D41 · D42 · D43 · D44 · D45 · D46 · D48 ·
	D49-D50-D52-D53-D54-D56
	R04+R07+R08+R12+R15+D00+D03+D07+D08+D11+D16+D17+D18+D21+D22+D23+D24+
C09	D26-D27-D32-D33-D34-D35-D36-D37-D39-D40-D41-D42-D43-D44-D45-D46-D47-
	D49 • D50 • D51 • D53 • D54 • D55 • D57
	R03-R06-R07-R11-R14-R15-D00-D01-D04-D08-D09-D12-D17-D18-D19-D22-D23-
C08	D24-D25-D27-D28-D33-D34-D35-D36-D37-D38-D40-D41-D42-D43-D44-D45-D46-
	D47-D48-D50-D51-D52-D54-D55-D56-D58
	R02-R05-R06-R10-R13-R14-R15-D00-D01-D02-D05-D09-D10-D13-D18-D19-D20-
C07	D23·D24·D25·D26·D28·D29·D34·D35·D36·D37·D38·D39·D41·D42·D43·D44·D45·
	D46 · D47 · D48 · D49 · D51 · D52 · D53 · D55 · D56 · D57 · D59
	R01-R04-R05-R09-R12-R13-R14-D01-D02-D03-D06-D10-D11-D14-D19-D20-D21-
C06	D24·D25·D26·D27·D29·D30·D35·D36·D37·D38·D39·D40·D42·D43·D44·D45·D46·
	D47·D48·D49·D50·D52·D53·D54·D56·D57·D58-D60
	R00-R03-R04-R08-R11-R12-R13-D02-D03-D04-D07-D11-D12-D15-D20-D21-D22-
C05	D25-D26-D27-D28-D30-D31-D36-D37-D38-D39-D40-D41-D43-D44-D45-D46-D47-
	D48 · D49 · D50 · D51 · D53 · D54 · D55 · D57 · D58 · D59 · D61
	R02-R03-R07-R10-R11-R12-R15-D00-D03-D04-D05-D08-D12-D13-D16-D21-D22-
C04	D23-D26-D27-D28-D29-D31-D32-D37-D38-D39-D40-D41-D42-D44-D45-D46-D47-
	D48 · D49 · D50 · D51 · D52 · D54 · D55 · D56 · D58 · D59 · D60 · D62
	R01-R02-R06-R09-R10-R11-R14-D01-D04-D05-D06-D09-D13-D14-D17-D22-D23-
C03	D24-D27-D28-D29-D30-D32-D33-D38-D39-D40-D41-D42-D43-D45-D46-D47-D48-
	D49 · D50 · D51 · D52 · D53 · D55 · D56 · D57 · D59 · D60 · D61 · D63
	R00-R03-R04-R05-R07-R09-R11-R12-D03-D04-D06-D08-D10-D11-D12-D15-D19-
C02	D20-D21-D24-D25-D27-D28-D29-D31-D32-D34-D35-D36-D38-D39-D40-D42-D46-
	D47 • D48 • D50 • D53 • D54 • D57 • D58 • D61 • D62
	R02·R03·R04·R06·R08·R10·R11·R15·D00·D04·D05·D07·D09·D11·D12·D13·D16·
C01	D20-D21-D22-D25-D26-D28-D29-D30-D32-D33-D35-D36-D37-D39-D40-D41-D43-
	D47-D48-D49-D51-D54-D55-D58-D59-D62-D63
	R02·R04·R05·R08·R09·R11·R12·R13·R14·D01·D02·D03·D04·D06·D07·D10·D11·
C00	D13-D17-D18-D19-D20-D22-D26-D29-D31-D32-D34-D35-D37-D40-D42-D43-D48-
	D50-D51-D55-D59-D63


【図5】




【図6】




【図7】






【図9】



【図10】



【図11】

	<u> </u>
C15	201 · 204 · 208 · 210 · 211 · 212 · 213 ·
	R00-R02-R03-R04-R05-R06-R10-R11-R12-R13-R15-
	D00-D07-D09-D10-D12-D13-D14-D15-D16-D18-D19-D20-D21-D22-D23-D24-D26-D27-
	D28-D29-D31
C14	Z00·Z03·Z07·Z09·Z10·Z11·Z12·
	R01·R03·R04·R05·R06·R07·R11·R12·R13·R14·
	D01-D02-D05-D06-D09-D10-D11-D14-D15-D16-D18-D21-D22-D24-D25-D26-D29-D30
	Z02·Z06·Z08·Z09·Z10·Z11·Z15·
C13	R00·R02·R06·R08·R10·R14·
	D00-D01-D04-D06-D15-D16-D19-D27-D30-D31
C12	Z01·Z05·Z07·Z08·Z09·Z10·Z14·
	R01-R03-R07-R09-R11-R15-
	D00·D01·D04·D05·D07·D10·D12·D19·D21·D22·D25·D31
	Z00·Z01·Z06·Z07·Z09·Z10·Z11·Z12·Z15·
C11	R00·R03·R04·R06·R07·R08·R10·R11·R12·
	D00-D06-D07-D11-D12-D14-D16-D18-D19-D20-D23-D27-D28-D29
	Z00·Z05·Z06·Z08·Z09·Z10·Z11·Z14·Z15·
C10	R01-R04-R05-R07-R08-R09-R11-R12-R13-
	D00-D01-D02-D03-D05-D08-D09-D11-D14-D15-D17-D18-D21-D22-D26-D27-D28-D29
	Z04·Z05·Z07·Z08·Z09·Z10·Z13·Z14·Z15·
C09	R00+R02+R05+R06+R08+R09+R10+R12+R13+R14+
1	D00-D03-D08-D09-D11-D13-D15-D16-D17-D21-D22-D25-D26-D27-D28-D30-D31
	Z03·Z04·Z06·Z07·Z08·Z09·Z12·Z13·Z14·
C08	R01+R03+R06+R07+R09+R10+R11+R13+R14+R15+
	D00·D03·D04·D05·D07·D11·D14·D20·D23·D24·D25·D26·D27·D29·D30·D31
	Z02·Z03·Z05·Z06·Z07·Z08·Z11·Z12·Z13·
C07	R02·R05·R08·R11·R13·R14·
	D01-D03-D08-D09-D12-D17-D18-D25-D26-D27-D28-D29-D30
	Z01·Z02·Z04·Z05·Z06·Z07·Z10·Z11·Z12·
C06	R03·R04·R05·R06·R07·R09·R10·R13·R14·
	D01·D02·D03·D04·D06·D12·D13·D14·D19·D24·D26·D28·D29
	Z00·Z01·Z03·Z04·Z05·Z06·Z09·Z10·Z11·
C05	R06·R08·R11·R12·R13·R14·
	D01-D02-D03-D05-D06-D07-D10-D11-D12-D14-D15-D16-D18-D24-D25-D26-D28
	Z00-Z02-Z03-Z04-Z05-Z08-Z09-Z10-Z15-
C04	R00+R07+R09+R12+R13+R14+R15+
	D01-D02-D03-D05-D07-D08-D10-D11-D12-D13-D16-D17-D19-D20-D23-D24-D31
	Z01·Z02·Z03·Z04·Z07·Z08·Z09·Z14·
	R01-R08-R10-R13-R14-R15-
C03	D00-D02-D05-D06-D08-D11-D12-D13-D17-D18-D19-D20-D21-D22-D23-D26-D28-D30-
	D31
	Z00·Z02·Z03·Z04·Z06·Z07·Z10·Z11·Z12·
C02	R03·R06·R07·R09·R14·R15·
	D00-D01-D03-D04-D05-D08-D11-D13-D15-D19-D21-D22-D24-D25-D28-D28-D29-D30
	201-202-203-205-206-209-210-211-215-
 	R00·R05·R08·R12·R13·
C01	D00-D02-D03-D04-D05-D06-D07-D09-D12-D13-D14-D15-D18-D19-D21-D22-D25-D27-
	D28-D30
	Z00·Z02·Z05·Z09·Z11·Z12·Z13·Z14·
C00	R01-R02-R03-R04-R05-R09-R10-R11-R12-R14-R15-
	D00-D02-D05-D11-D12-D14-D15-D21-D22-D25-D30


【図12】

	Z01·Z04·Z08·Z10·Z11·Z12·Z13·
C15	D02-D03-D04-D05-D07-D11-D14-D16-D17-D19-D20-D22-D25-D27-D28-D33-
	D35-D36-D40-D44
C14	Z00·Z03·Z07·Z09·Z10·Z11·Z12·
	D03-D04-D05-D06-D08-D12-D15-D17-D18-D20-D21-D23-D26-D28-D29-D34-
	D36-D37-D41-D45
C13	Z02·Z08·Z08·Z09·Z10·Z11·Z15·
	D00-D04-D05-D06-D07-D09-D13-D16-D18-D19-D21-D22-D24-D27-D29-D30-
	D35-D37-D38-D42-D46
	Z01·Z05·Z07·Z08·Z09·Z10·Z14·
C12	D01-D05-D06-D07-D08-D10-D14-D17-D19-D20-D22-D23-D25-D28-D30-D31-
1	D36·D38·D39·D43·D47
	Z00-Z01-Z08-Z07-Z09-Z10-Z11-Z12-Z15-
C11	D00-D03-D04-D05-D06-D08-D09-D14-D15-D16-D17-D18-D19-D21-D22-D23-
	D24-D25-D26-D27-D28-D29-D31-D32-D33-D35-D36-D37-D39
	Z00-Z05-Z06-Z08-Z09-Z10-Z11-Z14-Z15-
C10	D00-D01-D04-D05-D06-D07-D09-D10-D15-D16-D17-D18-D19-D20-D22-D23-
	D24-D25-D26-D27-D28-D29-D30-D32-D33-D34-D37-D36-D38-D40
	Z04-Z05-Z07-Z08-Z09-Z10-Z13-Z14-Z15-
C09	D00-D01-D02-D05-D06-D07-D08-D10-D11-D16-D17-D18-D19-D20-D21-D23-
	D24-D25-D26-D27-D28-D29-D30-D31-D33-D34-D35-D37-D38-D39-D41
	Z03·Z04·Z06·Z07·Z08·Z09·Z12·Z13·Z14·
C08	D01-D02-D03-D06-D07-D08-D09-D11-D12-D17-D18-D19-D20-D21-D22-D24-
	D25-D26-D27-D28-D29-D30-D31-D32-D34-D35-D36-D38-D39-D40-D42
	Z02·Z03·Z05·Z06·Z07·Z08·Z11·Z12·Z13·
C07	D02-D03-D04-D07-D08-D09-D10-D12-D13-D18-D19-D20-D21-D22-D23-D25-
	D26-D27-D28-D29-D30-D31-D32-D33-D35-D36-D37-D39-D40-D41-D43
	Z01·Z02·Z04·Z05·Z06·Z07·Z10·Z11·Z12·
C06	D03-D04-D05-D08-D09-D10-D11-D13-D14-D19-D20-D21-D22-D23-D24-D26-
	D27-D28-D29-D30-D31-D32-D33-D34-D36-D37-D38-D40-D41-D42-D44
	Z00·Z01·Z03·Z04·Z05·Z06·Z09·Z10·Z11·
C05	D04-D05-D08-D09-D10-D11-D12-D14-D15-D20-D21-D22-D23-D24-D25-D27-
	D28 · D29 · D30 · D31 · D32 · D33 · D34 · D35 · D37 · D38 · D39 · D41 · D42 · D43 · D45
	Z00-Z02-Z03-Z04-Z05-Z08-Z09-Z10-Z15-D00-D05-D08-D07-D10-D11-D12-D13-
C04	D15-D16-D21-D22-D23-D24-D25-D26-D28-D29-D30-D31-D32-D33-D34-D35-
	D36-D38-D39-D40-D42-D43-D44-D46
	Z01-Z02-Z03-Z04-Z07-Z08-Z09-Z14-
C03	D01-D06-D07-D08-D11-D12-D13-D14-D16-D17-D22-D23-D24-D25-D28-D27-
	D29-D30-D31-D32-D33-D34-D35-D36-D37-D39-D40-D41-D43-D44-D45-D47
	Z00·Z02·Z03·Z04·Z06·Z07·Z10·Z11·Z12·
C02	D03-D04-D05-D08-D09-D11-D12-D13-D15-D16-D18-D19-D20-D22-D23-D24-
	D26-D30-D31-D32-D34-D37-D38-D41-D42-D45-D46-
	Z01-Z02-Z03-Z05-Z06-Z09-Z10-Z11-Z15-
C01	D00-D04-D05-D06-D09-D10-D12-D13-D14-D16-D17-D19-D20-D21-D23-D24-
	D25-D27-D31-D32-D33-D35-D38-D39-D42-D43-D46-D47
<u> </u>	Z00·Z02·Z05·Z09·Z11·Z12·Z13·Z14·
C00	D01-D02-D03-D04-D06-D10-D13-D15-D16-D18-D19-D21-D24-D26-D27-D32-
	D34-D35-D39-D43-D47


【図13】

	R01-R03-R04-R07-R08-R10-R11-R12-R13-R15-Z03-Z04-Z05-Z08-Z10-Z11-Z12-
C15	X01-X05-X06-X07-X09-X14-D00-D01-D02-D06-D09-D16-D19-D20-D23-D24-D26-
	D28
C14	R00-R02-R03-R06-R07-R09-R10-R11-R12-R14-R15-Z00-Z04-Z05-Z06-Z09-Z11-
	Z12·Z13·X00·X03·X05·X08·X09·X11·X12·X13·X14·D00·D03·D04·D05·D06·D07-
	D08-D11-D13-D15-D17-D18-D19-D24-D27-D28-D29-D30
C13	R01-R02-R05-R06-R08-R09-R10-R11-R13-R14-R15-Z00-Z01-Z02-Z06-Z07-Z09-
	Z10-Z11-X01-X04-X05-X06-X07-X08-X11-X12-X13-X15-D01-D03-D04-D09-D11-
	D14-D15-D18-D20-D21-D22-D23-D31
	R00-R01-R04-R05-R07-R08-R09-R10-R12-R13-R14-R15-Z00-Z01-Z02-Z03-Z04-
C12	Z05-Z08-Z11-Z13-Z15-X00-X03-X04-X05-X06-X07-X10-X11-X12-X14-D06-D09-
	D10-D11-D13-D15-D21-D22-D24-D26-D31
	R00-R01-R08-R09-R10-R14-Z00-Z01-Z04-Z06-Z07-Z08-Z15-X03-X04-X05-X06-
C11	X07-X11-X13-X14-X15-D02-D04-D05-D06-D07-D08-D10-D12-D16-D20-D21-
	D22-D23-D24-D25-D26-D28-D31
	R00-R05-R08-R09-R13-Z01-Z02-Z04-Z08-Z09-Z10-Z12-Z13-Z15-X02-X05-X09-
C10	X10·X11·X13·D00·D02·D03·D04·D06·D11·D14·D15·D16·D18·D19·D21·D22·
	D24 · D26 · D28 · D31
	R04-R07-R08-R12-R15-Z02-Z03-Z05-Z09-Z10-Z11-Z13-Z14-X01-X04-X08-X09-
C09	X10-X12-D00-D01-D02-D04-D08-D10-D12-D13-D14-D16-D17-D19-D25-D26-
	D27·D29·D30
	R03+R06+R07+R11+R14+R15+Z03+Z04+Z06+Z10+Z11+Z12+Z14+Z15+X00+X04+X06+
C08	X07-X08-X12-X14-X15-D00-D01-D05-D07-D09-D15-D18-D21-D22-D24-D25-
	D26·D27·D29·D30
	R02-R05-R06-R10-R13-R14-R15-Z00-Z02-Z05-Z09-Z10-Z12-Z13-Z14-X01-X02-
C07	X03·X07·X10·X11·X13·X14·D00·D01·D02·D03·D04·D05·D06·D08·D09·D12·D13·
	D14-D15-D17-D19-D26-D28-D30
	R01-R04-R05-R09-R12-R13-R14-Z00-Z01-Z02-Z03-Z04-Z06-Z07-Z09-Z13-X00-
C06	X03-X04-X05-X06-X11-X13-X14-X15-D00-D02-D03-D04-D08-D11-D13-D16-D17-
	D20 • D21 • D22 • D23 • D24 • D25
	R00-R03-R04-R08-R11-R12-R13-Z00-Z01-Z03-Z04-Z07-Z08-Z09-Z10-Z11-Z12-
C05	Z13·X01·X09·X11·X13·X15·D00·D02·D04·D05·D08·D17·D20·D23·D26·D27·D28·
	D29·D31
	R02-R03-R07-R10-R11-R12-R15-Z01-Z02-Z07-Z08-Z09-Z11-Z14-Z15-X00-X03-
C04	X04-X06-X08-X09-X10-X11-D01-D03-D04-D09-D11-D14-D15-D18-D20-D21-D22-
	D23·D31
	R01-R02-R06-R09-R10-R11-R14-Z00-Z02-Z03-Z04-Z05-Z07-Z08-Z09-Z13-X02-
C03	X04·X05·X06·X07·X08·X10·X11·X12·X14·X15·D00·D02·D03·D12·D13·D14·D15·
	D16·D24·D26·D27·D28·D29·D30·D31
	R00-R03-R04-R05-R07-R09-R11-R12-Z00-Z01-Z02-Z04-Z06-Z07-Z10-Z12-Z15-
C02	X01-X02-X05-X09-X12-X13-X14-D00-D01-D02-D03-D04-D05-D09-D12-D18-D20-
[D23·D25·D30·D31
	R02·R03·R04·R06·R08·R10·R11·R15·Z01·Z03·Z07·Z08·Z09·Z12·Z14·X00·X02·
C01	X03·X05·X08·X09·X10·X13·X14·X15·D02·D03·D04·D07·D08·D09·D10·D11·D12·
	D14-D15-D17-D18-D19-D25-D26-D27-D28-D29-D31-
	R02·R04·R05·R08·R09·R11·R12·R13·R14·Z02·Z03·Z04·Z07·Z09·Z10·Z11·X02·
C00	X04·X05·X08·X08·X12·X13·D01·D05·D08·D09·D11·D12·D13·D16·D17·D18·D21·
ŀ	D22·D24·D30·D31


【図14】




【図15】




【図16】




【図17】



【図18】



【図19】




【図20】

C31	R05·R08·R09·R11·R15·R23·R24·R25·R27·R28·R29·R30·R31·
(3)	D00-D01-D02-D03-D04-D06-D08-D16-D20-D22-D23-D26
C30	R04-R07-R08-R10-R14-R22-R23-R24-R26-R27-R28-R29-R30-
	D01-D02-D03-D04-D05-D07-D08-D09-D17-D21-D23-D24-D27
C29	R03·R06·R07·R09·R13·R21·R22·R23·R25·R26·R27·R28·R29·R31·
025	D00-D02-D03-D04-D05-D06-D08-D09-D10-D18-D22-D24-D25-D28
C28	R02·R05·R06·R08·R12·R20·R21·R22·R24·R25·R26·R27·R28·R30·
U28	D01-D03-D04-D05-D06-D07-D09-D10-D11-D19-D23-D25-D26-D29
C27	R01 · R04 · R05 · R07 · R11 · R19 · R20 · R21 · R23 · R24 · R25 · R26 · R27 · R29 ·
027	D02-D04-D05-D06-D07-D08-D10-D11-D12-D20-D26-D27-D30
000	R00-R03-R04-R06-R10-R18-R19-R20-R22-R23-R24-R25-R26-R27-R28-
C26	R31 · D00 · D03 · D05 · D06 · D07 · D08 · D09 · D11 · D12 · D13 · D21 · D25 · D27 · D28 · D31
005	R02·R03·R08·R11·R15·R17·R18·R19·R21·R22·R28·R29·R31·
C25	D00-D02-D03-D09-D10-D12-D13-D14-D16-D20-D23-D28-D29
	R01+R02+R07+R10+R14+R16+R17+R18+R20+R21+R27+R28+R30+
C24	D01-D03-D04-D10-D11-D13-D14-D15-D17-D21-D24-D29-D30
C23	R00-R01-R06-R09-R13-R15-R16-R17-R19-R20-R26-R27-R29-R31-
020	D00-D02-D04-D05-D11-D12-D14-D15-D16-D18-D22-D25-D30-D31
C22	R00+R09+R11+R12+R14+R16+R18+R19+R23+R24+R26+R27+R29+R31+
	D00-D02-D04-D05-D07-D08-D12-D13-D15-D17-D19-D20-D22-D31
C21	R05+R09+R10+R13+R17+R18+R22+R24+R26+R27+R29+R31+
OZ I	D00-D02-D04-D05-D07-D09-D13-D14-D18-D21-D22-D26
-	R04·R08·R09·R12·R16·R17·R21·R23·R25·R26·R28·R30·
C20	D01-D03-D05-D06-D08-D10-D14-D15-D19-D22-D23-D27
	R03·R07·R08·R11·R15·R16·R20·R22·R24·R25·R27·R29·
C19	D02 · D04 · D06 · D07 · D09 · D11 · D15 · D16 · D20 · D23 · D24 · D28
010	R02-R06-R07-R10-R14-R15-R19-R21-R23-R24-R26-R28-R31-
C18	D00-D03-D05-D07-D08-D10-D12-D16-D17-D21-D24-D25-D29
C17	R01-R05-R06-R09-R13-R14-R18-R20-R22-R25-R27-R30-R31-
617	D00-D01-D04-D06-D08-D09-D11-D13-D17-D18-D22-D25-D26-D30
C16	R00-R04-R05-R08-R12-R13-R17-R19-R21-R22-R24-R26-R29-R30-
	D01-D02-D05-D07-D09-D10-D12-D14-D18-D19-D23-D26-D27-D31

【図21】

C15	R03-R04-R05-R07-R08-R09-R12-R15-R16-R18-R20-R21-R24-R27-R30-
	D01-D04-D07-D10-D11-D13-D15-D16-D19-D22-D23-D24-D26-D27-D28
C14	R02-R03-R04-R06-R07-R08-R11-R14-R15-R17-R19-R20-R23-R26-R29-
	D02-D05-D08-D11-D12-D14-D16-D17-D20-D23-D24-D25-D27-D28-D29
C13	R01·R02·R03·R05·R06·R07·R10·R13·R16·R19·R22·R28·R31·
	D00-D03-D06-D09-D12-D13-D15-D17-D18-D21-D24-D25-D26-D28-D29-D30
	R00·R01·R02·R04·R05·R06·R09·R12·R13·R15·R17·R18·R24·R30·R31-
C12	D00-D01-D04-D07-D10-D13-D14-D16-D18-D19-D22-D25-D26-D27-D29-D30-
	.D31
	R00-R01-R03-R04-R09-R12-R14-R15-R16-R17-R20-R24-R25-R26-R27-R
C11	28·R31·D00·D03·D04·D05·D06·D07·D11·D14·D15·D16·D17·D19·D22·D27·
	D28·D30·D31
C10	R00·R02·R03·R05·R09·R13·R14·R16·R19·R26·R28·R29·R31·
ŲΙΟ	D00-D02-D03-D05-D12-D15-D17-D18-D22-D26-D28-D29-D31
C09	R01·R02·R04·R05·R09·R11·R12·R13·R18·R23·R24·R29·
009	D02-D07-D08-D13-D18-D19-D20-D22-D26-D27-D29-D30
000	R00+R01+R03+R04+R08+R10+R11+R17+R22+R28+R31+
C08	D00-D03-D08-D09-D14-D19-D20-D21-D23-D27-D28-D30-D31
C07	R00-R02-R03-R05-R07-R08-R10-R15-R16-R21-R22-R23-R24-R28-R29-
307	D02-D03-D06-D07-D08-D09-D10-D15-D16-D21-D23-D24-D26-D28-D29-D31
C06	R01-R02-R04-R05-R06-R07-R08-R11-R20-R21-R25-R30-
500	D01-D02-D06-D09-D10-D11-D17-D20-D23-D24-D25-D26-D27-D29-D30
C05	R00-R01-R03-R04-R05-R06-R07-R10-R13-R19-R20-R21-R24-R28-R29-
003	D02-D03-D07-D10-D11-D12-D18-D21-D24-D25-D26-D27-D28-D30-D31
	R00-R02-R03-R04-R06-R08-R11-R12-R15-R18-R19-R20-R24-R25-R29-
C04	R30-R31-D00-D01-D02-D06-D07-D11-D12-D13-D16-D19-D20-D23-D25-D27-
	D28-D29-D31
COS	R01-R02-R03-R07-R08-R09-R10-R14-R15-R17-R18-R19-R25-R27-R31-
C03	D00·D04·D06·D12·D13·D14·D16·D17·D21·D22·D23·D24·D28·D29·D30
000	R00-R02-R08-R07-R08-R09-R13-R14-R16-R17-R18-R24-R26-R30-R31-
C02	D00-D01-D05-D07-D13-D14-D15-D17-D18-D22-D23-D24-D25-D29-D30-D31
-001	R00-R01-R06-R07-R09-R11-R12-R13-R16-R17-R24-R27-R28-
C01	D03-D04-D07-D14-D15-D18-D19-D20-D22-D24-D25-D30-D31
	R00-R06-R09-R10-R12-R16-R24-R25-R26-R28-R29-R30-R31-
C00	D00-D01-D02-D03-D05-D06-D07-D15-D19-D21-D22-D25-D31


【図22】



【図23】

C15	R03·R04·R06·R09·R11·R12·R14·R15·
	D00-D01-D03-D04-D06-D09-D11-D12-D17-D19-D20-D24-D28
C14	R02·R03·R05·R08·R10·R11·R13·R14·
	D01-D02-D04-D05-D07-D10-D12-D13-D18-D20-D21-D25-D29
C13	R01 · R02 · R04 · R07 · R09 · R10 · R12 · R13 · R15 ·
	D00-D02-D03-D05-D06-D08-D11-D13-D14-D19-D21-D22-D26-D30
C12	R00·R01·R03·R06·R08·R09·R11·R12·R14·
<u> </u>	D01-D03-D04-D06-D07-D09-D12-D14-D15-D20-D22-D23-D27-D31
Ī	R00-R02-R03-R04-R05-R06-R07-R08-R09-R10-R12-R13-R14-R15-
C11	D00-D01-D02-D03-D05-D06-D07-D08-D09-D10-D11-D12-D13-D15-D16-D17-
	D19·D20·D21·D23
1	R01·R02·R03·R04·R05·R06·R07·R08·R09·R11·R12·R13·R14·R15·
C10	D00-D01-D02-D03-D04-D06-D07-D08-D09-D10-D11-D12-D13-D14-D16-D17-
	D18-D20-D21-D22-D24
Ī	R00+R01+R02+R03+R04+R05+R06+R07+R08+R10+R11+R12+R13+R14+R15+
C09	D00·D01·D02·D03·D04·D05·D07·D08·D09·D10·D11·D12·D13·D14·D15·D17·
	D18-D19-D21-D22-D23-D25
	R00+R01+R02+R03+R04+R05+R06+R07+R09+R10+R11+R12+R13+R14+
C08	D01-D02-D03-D04-D05-D06-D08-D09-D10-D11-D12-D13-D14-D15-D16-D18-
	D19·D20·D22·D23·D24·D26
	R00·R01·R02·R03·R04·R05·R06·R08·R09·R10·R11·R12·R13·
C07	D02-D03-D04-D05-D06-D07-D09-D10-D11-D12-D13-D14-D15-D16-D17-D19-
	D20·D21·D23·D24·D25·D27
	R00-R01-R02-R03-R04-R05-R07-R08-R09-R10-R11-R12-
C06	D03·D04·D05·D06·D07·D08·D10·D11·D12·D13·D14·D15-D16·D17·D18·D20·
	D21·D22·D24·D25·D26·D28
	R00+R01+R02+R03+R04+R06+R07+R08+R09+R10+R11+
C05	D04-D05-D08-D07-D08-D09-D11-D12-D13-D14-D15-D16-D17-D18-D19-D21-
	D22·D23·D25·D26·D27·D29
	R00·R01·R02·R03·R05·R06·R07·R08·R09·R10·R15·
C04	D00-D05-D06-D07-D08-D09-D10-D12-D13-D14-D15-D16-D17-D18-D19-D20-
	D22·D23·D24·D26·D27·D28·D30
	R00·R01·R02·R04·R05·R06·R07·R08·R09·R14·R15·
C03	D00-D01-D08-D07-D08-D09-D10-D11-D13-D14-D15-D16-D17-D18-D19-D20-
	D21 · D23 · D24 · D25 · D27 · D28 · D29 · D31
	R00·R01·R05·R07·R08·R09·R11·R12·R13·R15·
C02	D00·D02·D03·D04·D06·D07·D08·D10·D14·D15·D16·D18·D21·D22·D25·D26·
	D29 · D30
	R00·R04·R06·R07·R08·R10·R11·R12·R14·R15·
C01	D00·D01·D03·D04·D05·D07·D08·D09·D11·D15·D16·D17·D19·D22·D23·D26·
	D27·D30·D31
C00	R04·R05·R07·R10·R12·R13·R15·
	D00-D02-D03-D05-D08-D10-D11-D16-D18-D19-D23-D27-D31

【図24】



【書類名】 要約書

【要約】

【課題】 巡回冗長検査演算を高速に行う。

【解決手段】 開示されるCRC演算方法では、まず、出力データ \mathbf{D}_1 を構成するバイトデータ \mathbf{BD}_0 ~ \mathbf{BD}_3 について32次の生成多項式によりCRC32演算を行う。また、出力データ \mathbf{D}_1 を構成するバイトデータ \mathbf{BD}_0 ~ \mathbf{BD}_2 について16次の生成多項式によりCRC16演算を行う。さらに、出力データ \mathbf{D}_1 を構成するバイトデータ \mathbf{BD}_3 と、CRC32演算の途中で得られる演算結果CR02とについて16次の生成多項式によりCRC16演算を行う。

【選択図】 図5

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社